

24.05.90.

Рохнов Михаил
ВладимировичСостав и архитектуры ЕС-1841(нейрон) 1834-robotron
(искра) CM 1910

Состоит из системного блока, блока накопителей, бл. клавиатуры, видеоконтрольного устр-ва. В качестве передерки используем матричное печатание, ее устройство

Системн. блок включает в себя блок питания, обеспечивающий $V = +5V, \pm 12V$. В машинах может использоваться в зависимости от конфигур. до 5 блоков питания.

Монитор имеет питание, свое, или от других источников. В сист. модуле находится конструкция системной шины, представляющей собой направляющую, на которой размещены системн. шины. Все соединительные контакты запараллелены. Т.е. модули могут располаг. в произв. порядке.

Также там установлен динамик, кот. через сист. шину соедин. с системным модулем.

В сист. модуль устанавли. след. электронные модули (адаптеры)

Электр. модуль - предст. многол. печатн. плату с одной стороны котор. установлен разъем для соедин. с сист. шиной, с другой разъем для соедин. с передер. и другими устр-вами.

Эл. модуль системный (процессорный)

В качестве центр. проц. исполз. проц. К1810ВМ8. 1-миллион. опер./сек. Такт. частота 4МГц - (INT-8086) INT-8087 исполз. как сопроцессор (К1810ВМ87)

Эл. модуль памяти

В зависимости от поставок возм. след. конф. ОП. 1) 2 модуля по 512кбайт (1024кб) 1 мод. - 512кбайт + 1 мод. - 128кбайт (1840) (640кбайт - осн. 3 мод. - 4 мод. по 512кбайт - 2мбайт. Но одновременно может работать 512кбайт.



Общая тетрадь
Арт. 6344р ГОСТ 13309-79
96 листов Цена 44 коп.

Рохнов

ЕС-1840 принят. сх. модуль 034 от лпт. от 1841
Поэтому эти модули не взятые записаны.
Центр. модуль или адаптер графического
цветного дисплея.

Модуль позволяет работать с цветным графич.
дисплеем, но как правило не поставляется.
В черно белом исползн. 16 градаций яркости,
имеет прогн. пере загр. ж. значе императора.
Метод изображ. значе - 8 на 8 точек
640 на по гориз. и 200 по вертикали
80 знач. на 25 строк, либо 40 на 25 при
значе.

Адаптер накопителй на гибких дисках
позволяет управл. 4 или 1 НМД.

Адаптер накопителй на жестких дисках НМД
позволяет управлять двумя НМД

Адаптер монитора (мш) ввода графического
информ. Констр. находится на модуле
управл. НГМД.

Адаптер интерфейса:

Включает: адаптер параллельного
интерфейса. (типа электроникс)
и 2 адаптера последоват. интерфейса по стандарту C2

В базовой комп. исползн. все 7 разъемов
системного модуля, сам требуется
расширить обьем 034 или профессионально
ориентирован. модулем, исползует

блок расширения,
Он предст. собой такой конструктив
с бл. питания и связью с основным
блоком 1 на белом и 2 (двумя) модулями:

1. эл. модуль передатчиков
2. - " - приемников

Для 1841 разраб. 7 профессионально ориентир. модулей:

1. Модуль связи с групповым устр-вом упр-ления
для ^{один} групповой эмуляции дисплея ЕС-7920
2. Модуль локальной сети Эстабета. Для организации
работ ПЭВМ в компьютерной сети типа "Эстабета"
3. Модуль ввода вывода аналоговых сигналов.
Взаимодействует аналого и цифровой и цифроаналогов.
преобразования.
4. Модуль ввода вывода цифровых сигналов.
Предназначен для ввода и выв. с 2х датчиков
с объектов и выв. с управляющих эле-в
объектов, (от рел, цифровых элементов)
5. Модуль связи с системой "КАМАК" для
обмена инстр. и управлением контролем
крейта системы "КАМАК"
6. Модуль ввода/вывода ~~на~~ ~~ката~~ датчиков по каналу
обсужд. позволяет для подкл. к ПЭВМ
различных устройств через канал обмена и ввода
7. Синтезатор речевых сообщений, предназн.
для цифр. синтеза и воспроизв. речевых
сообщений по поступ. из ПЭВМ. ~~с~~ 200-60000
разборчивость 0,93.

Блок накопителй


выполнит в себя 2 накоп. на гибких дисках и
1 НМД.

Емкость НГМД FD 5530(130) В блоке накоп. иногда устан.
+1 НМД (5 или 10 Мбайт) Блок питания для монитора

Блок клавиатуры (ирконовская) - 92 клавиши.
10 программируемых функциональных. Остальные
букво цифровые и управляющие.

Монитор с машинной пост. "электроника" МС 6105

О машинной может поставл. любое печат. устр-во
RAVI-8010, FX-85, FX-800, D100M, CM6337



1. Машинной поставл. 30 дискеток.

1. Справочная информация
- 2, 3 - описан. системы М-86 и пакет теле-текст
- 4 ППП (адап.)
- 56 - Бейсик М-86
7. Паскаль М-86
- 8, 9 ППП текст
10. АСМ-86 ассемблер
- 11-12 ППП шог
- 13-14 - ППП диаграмм
- 15 - Сист. прогн. си. М-86
- 16-17 Фортран 77
- 18 Альтер DOS
- 19, 20, 21 ППП репр
- 22 - Сист. Прогр. микро прогн.
- 23 - Тест. прогн. средства
- 24 - Знакомство
- 25, 26 Б.С. В/В. баз. сист. в/вн., тех. описание
- 27, описан. сист. DOS микро
- М-86 чистый дискет
- MS DOS 3.3 для 8088, 8086
- MS DOS 5.00 - 286 (засл. р-н, 16 Мб СЗУ)
- MS DOS 6.00 - 386

1. В машине имеются 5, опасные для жизни:

1. Высоковольт. обмотки тр-торов в мониторе
2. В импульсных бл. питания.
3. Входные цепи инт. бл. мт. вызывающие не развязанные с сетью.

ПЭВМ - должна эксплуатир-ся с заземлением. При незаземлении ист. мт. между корпусом и нет-ом земли присутствует 110 вольт. Запрещается переставлять эл. модули при включенном питании.

Так как эл. модули сделаны на многосл. печатн. плате, то замена микро. сх. производится без помощи паяльника монтажным инструментом. Т. как платы содержат элементы которые опасны статикой, то спаять с собой статику или работать с браслетом K1810.


Элементарная база и обозначения на эл. схемах

Сх. модулей могут быть разделены на нескольких листах. Для упрощ. чтения схем лист разбивается на зоны. Каждая зона имеет свой номер и ^{цифры}


ЕС-1840.0004

0001 - системный модуль


Примеры обозначений на схемах



- сх. с открытым коллектором
- сх. с повышенным сопротивлением
- схема с 3-им состоянием
- сх. с атпр. кат. с пов. напр. способностью





когда оба закрыты, то выход закрыт это называется 3-е состояние для работы в микротрассе




Функциональные обозначения элементов

- 1 - или
- 2 - и
- M2, ⊕ - сложение по модулю 2 (исключающее или)
- = - сх. сравнения, цифровой компаратор
- T - триггер
- RG - регистр
- CT2, CT10 - двуктный, децимо делительный счётчик
- DC - дешифратор
- M9, MVX - мультиплексор
- F - преобразователь уровня
- FB - инверсный формирователь
- RCTF - приёмопередатчик
- G - генератор
- RAM - оперативная запом. устр-во ОЗУ
- ROM - ПЗУ (постоянная запом. устр-во)
- PROM - прогн. ПЗУ
- RPRM - перепрограммируемое ПЗУ




входы (выходы) не называю логических функций
← передача возможна влево и вправо а для 1 и 2 и 3 и 4 и 5 и 6 и 7 и 8 и 9 и 10 и 11 и 12 и 13 и 14 и 15 и 16 и 17 и 18 и 19 и 20 и 21 и 22 и 23 и 24 и 25 и 26 и 27 и 28 и 29 и 30 и 31 и 32 и 33 и 34 и 35 и 36 и 37 и 38 и 39 и 40 и 41 и 42 и 43 и 44 и 45 и 46 и 47 и 48 и 49 и 50 и 51 и 52 и 53 и 54 и 55 и 56 и 57 и 58 и 59 и 60 и 61 и 62 и 63 и 64 и 65 и 66 и 67 и 68 и 69 и 70 и 71 и 72 и 73 и 74 и 75 и 76 и 77 и 78 и 79 и 80 и 81 и 82 и 83 и 84 и 85 и 86 и 87 и 88 и 89 и 90 и 91 и 92 и 93 и 94 и 95 и 96 и 97 и 98 и 99 и 100 и 101 и 102 и 103 и 104 и 105 и 106 и 107 и 108 и 109 и 110 и 111 и 112 и 113 и 114 и 115 и 116 и 117 и 118 и 119 и 120 и 121 и 122 и 123 и 124 и 125 и 126 и 127 и 128 и 129 и 130 и 131 и 132 и 133 и 134 и 135 и 136 и 137 и 138 и 139 и 140 и 141 и 142 и 143 и 144 и 145 и 146 и 147 и 148 и 149 и 150 и 151 и 152 и 153 и 154 и 155 и 156 и 157 и 158 и 159 и 160 и 161 и 162 и 163 и 164 и 165 и 166 и 167 и 168 и 169 и 170 и 171 и 172 и 173 и 174 и 175 и 176 и 177 и 178 и 179 и 180 и 181 и 182 и 183 и 184 и 185 и 186 и 187 и 188 и 189 и 190 и 191 и 192 и 193 и 194 и 195 и 196 и 197 и 198 и 199 и 200 и 201 и 202 и 203 и 204 и 205 и 206 и 207 и 208 и 209 и 210 и 211 и 212 и 213 и 214 и 215 и 216 и 217 и 218 и 219 и 220 и 221 и 222 и 223 и 224 и 225 и 226 и 227 и 228 и 229 и 230 и 231 и 232 и 233 и 234 и 235 и 236 и 237 и 238 и 239 и 240 и 241 и 242 и 243 и 244 и 245 и 246 и 247 и 248 и 249 и 250 и 251 и 252 и 253 и 254 и 255 и 256 и 257 и 258 и 259 и 260 и 261 и 262 и 263 и 264 и 265 и 266 и 267 и 268 и 269 и 270 и 271 и 272 и 273 и 274 и 275 и 276 и 277 и 278 и 279 и 280 и 281 и 282 и 283 и 284 и 285 и 286 и 287 и 288 и 289 и 290 и 291 и 292 и 293 и 294 и 295 и 296 и 297 и 298 и 299 и 300 и 301 и 302 и 303 и 304 и 305 и 306 и 307 и 308 и 309 и 310 и 311 и 312 и 313 и 314 и 315 и 316 и 317 и 318 и 319 и 320 и 321 и 322 и 323 и 324 и 325 и 326 и 327 и 328 и 329 и 330 и 331 и 332 и 333 и 334 и 335 и 336 и 337 и 338 и 339 и 340 и 341 и 342 и 343 и 344 и 345 и 346 и 347 и 348 и 349 и 350 и 351 и 352 и 353 и 354 и 355 и 356 и 357 и 358 и 359 и 360 и 361 и 362 и 363 и 364 и 365 и 366 и 367 и 368 и 369 и 370 и 371 и 372 и 373 и 374 и 375 и 376 и 377 и 378 и 379 и 380 и 381 и 382 и 383 и 384 и 385 и 386 и 387 и 388 и 389 и 390 и 391 и 392 и 393 и 394 и 395 и 396 и 397 и 398 и 399 и 400 и 401 и 402 и 403 и 404 и 405 и 406 и 407 и 408 и 409 и 410 и 411 и 412 и 413 и 414 и 415 и 416 и 417 и 418 и 419 и 420 и 421 и 422 и 423 и 424 и 425 и 426 и 427 и 428 и 429 и 430 и 431 и 432 и 433 и 434 и 435 и 436 и 437 и 438 и 439 и 440 и 441 и 442 и 443 и 444 и 445 и 446 и 447 и 448 и 449 и 450 и 451 и 452 и 453 и 454 и 455 и 456 и 457 и 458 и 459 и 460 и 461 и 462 и 463 и 464 и 465 и 466 и 467 и 468 и 469 и 470 и 471 и 472 и 473 и 474 и 475 и 476 и 477 и 478 и 479 и 480 и 481 и 482 и 483 и 484 и 485 и 486 и 487 и 488 и 489 и 490 и 491 и 492 и 493 и 494 и 495 и 496 и 497 и 498 и 499 и 500 и 501 и 502 и 503 и 504 и 505 и 506 и 507 и 508 и 509 и 510 и 511 и 512 и 513 и 514 и 515 и 516 и 517 и 518 и 519 и 520 и 521 и 522 и 523 и 524 и 525 и 526 и 527 и 528 и 529 и 530 и 531 и 532 и 533 и 534 и 535 и 536 и 537 и 538 и 539 и 540 и 541 и 542 и 543 и 544 и 545 и 546 и 547 и 548 и 549 и 550 и 551 и 552 и 553 и 554 и 555 и 556 и 557 и 558 и 559 и 560 и 561 и 562 и 563 и 564 и 565 и 566 и 567 и 568 и 569 и 570 и 571 и 572 и 573 и 574 и 575 и 576 и 577 и 578 и 579 и 580 и 581 и 582 и 583 и 584 и 585 и 586 и 587 и 588 и 589 и 590 и 591 и 592 и 593 и 594 и 595 и 596 и 597 и 598 и 599 и 600 и 601 и 602 и 603 и 604 и 605 и 606 и 607 и 608 и 609 и 610 и 611 и 612 и 613 и 614 и 615 и 616 и 617 и 618 и 619 и 620 и 621 и 622 и 623 и 624 и 625 и 626 и 627 и 628 и 629 и 630 и 631 и 632 и 633 и 634 и 635 и 636 и 637 и 638 и 639 и 640 и 641 и 642 и 643 и 644 и 645 и 646 и 647 и 648 и 649 и 650 и 651 и 652 и 653 и 654 и 655 и 656 и 657 и 658 и 659 и 660 и 661 и 662 и 663 и 664 и 665 и 666 и 667 и 668 и 669 и 670 и 671 и 672 и 673 и 674 и 675 и 676 и 677 и 678 и 679 и 680 и 681 и 682 и 683 и 684 и 685 и 686 и 687 и 688 и 689 и 690 и 691 и 692 и 693 и 694 и 695 и 696 и 697 и 698 и 699 и 700 и 701 и 702 и 703 и 704 и 705 и 706 и 707 и 708 и 709 и 710 и 711 и 712 и 713 и 714 и 715 и 716 и 717 и 718 и 719 и 720 и 721 и 722 и 723 и 724 и 725 и 726 и 727 и 728 и 729 и 730 и 731 и 732 и 733 и 734 и 735 и 736 и 737 и 738 и 739 и 740 и 741 и 742 и 743 и 744 и 745 и 746 и 747 и 748 и 749 и 750 и 751 и 752 и 753 и 754 и 755 и 756 и 757 и 758 и 759 и 760 и 761 и 762 и 763 и 764 и 765 и 766 и 767 и 768 и 769 и 770 и 771 и 772 и 773 и 774 и 775 и 776 и 777 и 778 и 779 и 780 и 781 и 782 и 783 и 784 и 785 и 786 и 787 и 788 и 789 и 790 и 791 и 792 и 793 и 794 и 795 и 796 и 797 и 798 и 799 и 800 и 801 и 802 и 803 и 804 и 805 и 806 и 807 и 808 и 809 и 810 и 811 и 812 и 813 и 814 и 815 и 816 и 817 и 818 и 819 и 820 и 821 и 822 и 823 и 824 и 825 и 826 и 827 и 828 и 829 и 830 и 831 и 832 и 833 и 834 и 835 и 836 и 837 и 838 и 839 и 840 и 841 и 842 и 843 и 844 и 845 и 846 и 847 и 848 и 849 и 850 и 851 и 852 и 853 и 854 и 855 и 856 и 857 и 858 и 859 и 860 и 861 и 862 и 863 и 864 и 865 и 866 и 867 и 868 и 869 и 870 и 871 и 872 и 873 и 874 и 875 и 876 и 877 и 878 и 879 и 880 и 881 и 882 и 883 и 884 и 885 и 886 и 887 и 888 и 889 и 890 и 891 и 892 и 893 и 894 и 895 и 896 и 897 и 898 и 899 и 900 и 901 и 902 и 903 и 904 и 905 и 906 и 907 и 908 и 909 и 910 и 911 и 912 и 913 и 914 и 915 и 916 и 917 и 918 и 919 и 920 и 921 и 922 и 923 и 924 и 925 и 926 и 927 и 928 и 929 и 930 и 931 и 932 и 933 и 934 и 935 и 936 и 937 и 938 и 939 и 940 и 941 и 942 и 943 и 944 и 945 и 946 и 947 и 948 и 949 и 950 и 951 и 952 и 953 и 954 и 955 и 956 и 957 и 958 и 959 и 960 и 961 и 962 и 963 и 964 и 965 и 966 и 967 и 968 и 969 и 970 и 971 и 972 и 973 и 974 и 975 и 976 и 977 и 978 и 979 и 980 и 981 и 982 и 983 и 984 и 985 и 986 и 987 и 988 и 989 и 990 и 991 и 992 и 993 и 994 и 995 и 996 и 997 и 998 и 999 и 1000





Формировать уровни

K170AP2



04 - 1
05 - -12В
08 - +12В




от ТТЛ сигнала до 10-11 вольт 2^х пихрний


1 → -12
0 → +12

с-вход разрешения
2, 3 инкорр. входы

K170УП2



08 - 1
15н. +5В.



3, 2, 1, 14, подается 5В

на 04, 5, 6, 7, подается



-12 → +3 лог. 1
+12 → -16 лог. 0

использ. только 1 последоват. интерфейс

Дешираторы ИА, 4

00 - 70 А0, А1 - кодирует выход (1, 2)

0 - дешикре
8 - 1
16 - 10н




Если земля на Е - то раб. как дешикр.
Если на Е 5В то работает то вход работает как инфор. асы.


ИД7, ИД14 - разрешение на Е (низкий)

Счетчики ИЕ2


Вх. Д и вх. F0. Десятичный счетчик R0 (2, 3 можн)



1-8 +5В-5



1-16 или 5



1-8 или 16



ИЕ5 + означ. что работает на суммировании
Если F0 → В объединить то получили счетчик на 15

ИЕ7

CR, BR

ГWR - имеет преимущество

555

ИПБ (М2)


сх. контроль чистоты

1-7, +5В-14


9 входов

Если носет Fрем - 0


3ед. F. нх. = 1



1-10
+5В-16



1-7
10н-16



Регистры

ИР13 - паралл-последов. реверсивный сдвиговый

С - либо сдвиг либо посл. запись

R - вход сброса (-) активный

опр. MO 0 - 0 микросх. в реж. хранения инф.
режим MO 1 - 1 микросх. сдвиг вправо
в лево?

Всех рег.

КР580 ИР82

9 - разрешение передачи (=1 - вых в 3. сек)

11 - строб (=1 - шимми-форм)

=0 - зашлюбкивание данных в
внутренних триггерах)

ИР13 сдвиг только вправо

MO - 1 как 11 рег.

MO - 0 как послед. рег.

ИР23

вход с шимми ТН (Тр. шимми) 1-10, +5V-20

Управляющие генераторы


К531ГГ1М

V₁ - тактовый генератор
V₂ - регулятор ф. напряжением от 0 до 5 в.
на выходе мандр
от 1 кГц. 330 мГц. ~~330 мГц.~~
выше идет завола фронтов

Всех E - 0 - идет мандр

E - 1 то внутри работает но на выход не идет

Правда использ. только 1 генератор, так как два временно
мешают друг другу
250 мГц.



573РФ5 (универсальный, старинный)

Напр. на 3 Ватт (выход 3 тана)

"EFD - разреш. чтение

"CS/RBM вогор мипроектом (10 циклов перезаписи) на выход 20V-25 вольт

Полвека до 2-3 лет. Конденс. ртутжаются. Импортные до 10 лет и больше.

Бойков Алексей Васильевич
(Биска) бл. мит. авантёр
Знать структурную схему.

Блоки питания ПЭВМ ЕС-1841.

В ПЭВМ нах. 2 основных блока питания БП
БП в базовом модуле. Служит для питания
мост системных модулей. Осн. питание +5В. и
±12В. Конструкт. расположен с левой стороны
базового блока. Пит. 220В - 1 фаз. В развешенном
кабеле. Сама ПЭВМ не имеет своего заземления.
Изапр. нейтраль, или заземление заземлено.
В основном бло в базовом блоке нах. вентилятор обдува
220В. Вкл. произв. на задний стенке.
Чтобы снять блок питания, снизу отвернуть
4 винта и отсоединить развеш. 12 вольтовый.
Может питать монитор (12)

Второй блок питания. расположен в блоке накопителей
Соедин. Служит для питания винт тестера и т.д. НГМД.
Они являются имп. ист. питания

Блок питания базового блока (2130 часть 2)
структ. сх. 1981
Амбон 6 - ирисн. сх.


Ширр. Б.П. Баз. Мод. ЕС-1841. E001. E15.087. 021-01. Зависит
на нахем вместе с его комером. в зависимости
В блоке накопителей 1841. E001. E15.087. 022.
Характер-ки Б.П.

Электрон. от 220В. +10%
Выходные В Б.П.

Машинов. параметры	E15.087.021.01 04	E15.087.022
Ном. знач. вых V	+5В +12В -12В ±12В	+5 +12
Допуск. ±% отклонен. от ном.	1% 3,5% 3,5% 3,5%	1% 3,5%
Ток нагрузки А	2 а 15 а	2,3 2,4
Размах пульсации вых в мВ.	200 200 200 200	200 200
Ток сраб. защиты от перегрузок	17-19	-

Б.П. должен сохр. работоспос. при перегрузке
и к.з. 1. Ток. кор. зам. Б.П. Б.Блок не
должен превышать 22а. 2. Ток. к.з. для Б.П. Б.Мод.
не должен превышать 8а.
Потребл. эл. тока от сети Бл. П. Б.Блок 1,5а
Бл. П. Б.Нах 1,2а

Структурная схема (5 кн.)



Устройство и работа бл. пм.

БП-1841 Б.П. предст. собой многокан. вторич. И.П. с широкошп. регул. напряжений ^(ШИМ) (5, 12, -12, ±12) на канал 5В (+12В), т.е. излучаются дит.


управляющего импульса, с без трансформат. входом. Преимущества: Меньше габариты и больше КПД, и более безопасны.

Первичная цепь не имеет связи с землей. Высекание шп. напряжений до 800В.

Перв. и втор. цепи развязаны через трансформатор. Рекомендуется для измер. напряж. подк. осцилл. через транс-тор.

Т.к. шп. ист. питан. критичны к холостому ходу при реком. к +5В неох. подк. нагрузоч. сопротив.

СЧ-сх. управление управл. скважностью (40 кн) макс. шп. управления 12 мкс



Описание структурной схемы

Составные части:

1. ВУ - входной узел - разъем электропитания с кабелем. СФ предохран. 2А или 4А.

2. СФ - сетевой пассив. подавл. фильтр. обеспечивает снижение напряж. радиопомех, от 40000 Гц (наш). Констр. ВУ и СФ расположен на первой плате (металл. экране - СФ).

3. ВФ - сетевой выпр.м. и сглаживающий фильтр. обеспечивает выпр.м. перем. напряж. от 220 В = 220 В. ВД (выб.м. пост) КЦ 405 А. Р4 - цепь полу волн для широк. запуска (мд). Сглаживание пульсаций выпр. напр. - Накопительн. емкости С2...С8. Ограничение ампл. тока заряда - R2, R5.

Цепь беззаряда емкостей: тиристор ВТ1 Т112. Необходим для дальнейшей подзарядки емкостей после выкл. Б.П. в работу. Остальные элементы выключ. - это всё на одной плате.

4. СЗ - схема запуска и защиты от перегрузок по току тр-ра. ВТ1.

Сх. зап. выполн. на микросборке 04ЕУ13 (или ЕУ998). Реализует след. функции:

1 - запуск силового преобразователя полож. шп. - должен при т. с 04 кнопки (тр.р 808).

Для ЕУ998 это будет 23 ножка. 2. Огр. амплит. коллект. тока (не более 3А) рез. R10.

(ограничивает по первому шп.) Запрет запуска силового преобразователя до снижения заряда С2...С8 - 14 ножка и 10 - на ТВ2.1 (транз.)

(для 998 н. 14 и 12).

Микросборка ЕУ13 на ср-це 2000 (сх. схема).

5. СП - силовой преобразователь. Транс ТВ1 - феррит шп. (феррит шп. образной).

Активн. элемент ВТ1 КТ840 А } связь через тр-р. ВТ2 КТ808 АМ } ВТ1 и ВТ2 работают в противофазе - 1 откр, 2 закр.

СП - обеспечивает преобр. = 220В зарядных емкостей; на С2...С8 макс В - 340В. в заданное В по величине тока перем. напр. с регулируемой скважн. при 5-

6. T2-T3 происходит рассасывание базы и идёт закрытие базы. Т.е. в момент T3 у коллектора резко возрастает и во всех вторичных обмотках TV1 меняются знаки. Это означает, что идёт отброс энергии. Ток намагничит. TV 1-4 протекает через вторичн. обмотки. Через обмотку сброса 14-24 (10-18) TV1,2 и через обмотку демодуляторов каналов заряжаем соответств. ёмкости сглаживающего фильтра. Цепь обм. сброса ограничивает всплеск ψ (индукт. на колл. VT1). Т.е. предохраняет от пробоя. U_{max} на VT1 680В. В момент T4 вход VD3 обмот. сброса запирается. Ток через 14-24 TV1,2 (10-18) прекращается. Дальнейшее размагничивание артеф. происх. за счёт протекания тока во втор. обмотках в нагрузку и в конденс. Это инт. процесс T3-T5. В момент T5 процесс повторяется.

Для усилит. импульсн. мощн. при запуске VT1 использ. цепочка коррекции R15, R16, VD4, VD5, C23 обмот. TV1,3 обм. 12-22 (2-4). Происходит затухание фронта при закрытии VT1. После вых. с П и нахвостом на выходных каналах вых.д. "напряж." - на каналах ± 12 , -12 , ± 12 ставятся линейные стабилизаторы. Дальнейшее питание DA6 осуществляется от канала ± 12 В. Обратн. связь по ψ каналу 5В для управл. воздействием на управл. DA6 сдвигается с 5В. и подается на ножки 9,10. Перемен. конр. R26 (R23) осуществляет регулировку уровня опорного напряжения. Ножка 12 ножки, опорное устан. $\sim 9V$ (сл. макс. 6В).

* Для ψ импульсн. мощности при запуске VT1 испол. цепочка коррекции из R15, R16, VD4, VD5, C23 и TV1 12-22 (R13, 14, VD4, 5, C23, TV1 2-4). Вход при открытии TV1 пропускает ψ с обмотки 12-22 (2-4) и ограниченный р-ром R15 (R13). При запуске VT1 вход VD4 фиксирует потенциал к. VT1 на уровне, опр. 12-22 (2-4) за счёт ψ ~~за счёт C23~~ ~~через~~ ~~корр.~~ VD4 + затухание фронта и на коллекторе по $\pm \rightarrow \pm P$. Ресурсы конденсатора - через резисторы

Программное обеспечение

Операционная система - совокупность программных средств обесп. управл. аппаратн. ресурсами вычисл. систем и взаимодейств. программных процессов с аппаратурой, и другими процессами и с пользователем.

Функции опер. сист.: управление памятью, управл. вводом, управл. файловой системой, управл. взаимодействием процессов, диспетчеризация процессов, защита и учет использования ресурсов - раз. оп, диск. обработка командного языка.

Операционная система: MS DOS (для 16 разр. машин) ^{однопользовательск.} Однопрограммная. Гибкая файловая структура. CP/M-86 для 8 разр. процессоров. UNIX - мультипрограммная, многопользоват. Командный язык CII. 3-5 Мбайт на внешних носителях ^{чуть выше стандарта}

MS DOS - развит. командный язык, гибкая файловая структура. (Орган. многоуровневых каталогов) возм. работа со всеми носителями. Упр-дл. в/б как с файлами. Возм. подм. названий в каталогах. Врайверов. воедин. устр-в. Для общ. с нестандартн. устр-вами. Выходит. фоновой задачи с одновременн. фоновой работой. имеется в виду распечатка на печати.

Файл - это именованная целостная совокупность данных на внешнем носителе.

< имя > . < расширение >
1 ÷ 8 симв. 0 ÷ 3 симв. для внешней характеристики
пример: 545 - значит файл системный
.BAT
.COM } командные файлы, т.е. готовые
.EXE } произр. продукт.
указ. в конце или в начале введ. зоны
оп. записи.
.ASM - язык, это прог. написана на ассемблере

8: - задание НГМД второго. перед двосторонним
находится имя устр-ва
 $a > d_{12}$ - инертная плазма
а у нас кн. ввод
распознать названия графов.

dir/p - распечатать постранично. Распеч. по 24 строки
после нажатия клавиш. будет след. 24 стр.

dir/w - распеч. имя и расширение

1 - через перту задаем как форму выполнения
данной команды.

Шаблон

* - после имя часто имя имени или расширения, как
не интересуют.

? - какое знаменное как не интересует

dir *.com

└ - пробел отделяет имя команды от параметров
команды или между параметрами.

dir \F*. * распеч. файлы у которых первая
буква F в имени, расширения также
безразлично.

dir \??S*. * распеч. все файлы с букв
третьей буквой S.

dir \test??. * распеч. все файлы назим. с
букв test
└ огранич. имя взматом } test.com
testio.exe
testio.doc

Если хотим считать с другого диска

B>dir } команды считать в
A>dir \B: } однозначно

dir \B: test??*
└ один параметр

A>format \B:

отформат - команда
разметки диска.

Все команды делятся на внутренние и внешние.
Внутренние - часто используются и находятся внутри
Внешние - редко и загружаются из дополнительного
адреса

format.com - используется на активн. диске

format.exe

A>C: format \B:

A>format \B: S после разметки туда записывают
минимум опер. систем. Но перед этим
проверит совпадение версий.

PC - упр C

PZ - упр Z

} прервать
процесс из любого
клавиши приведет к продолжению.

A>format \C: правильно - то знает BIOS


A>format \F: также отформатирует - это узнает в CONFIG.

F disk - внешняя команда для разбивки винчест. на
части если ок большой и тогда с каждой
частью работает как с отд. диском.

md - создать подкаталог

cd - смена подкаталога

rd - уничтожение каталога



A>B: -dir

B>md \DOC

md \TEST

md \SYS

cd \TEST -dir GAME

cd \TEST -dir GAME

(1) B>md \OZY

md \PRINT

md \DISK

cd \PRINT

(2) B>md \aaa
md \bbb } md \PRINT \aaa можно
и так записывать

cd.. переход в предыдущий подкаталог
 cd\ быстрый выход в корневой подкаталог (верхний)
 \ - разделить путь от другого

md\ TEST\ PRINT\ vvv cd\

подкаталог подкаталог подкаталог

путь

Каков размер подкаталогов - ограничений нет, только размер дискеты

Стереть высокий уровень не можем не стерев низший подкаталог, тогда более высокий и т.д.

prompt_ \$P\$G → AUTOEXEC.BAT

v> v:\> \ расширенное приращение
 v> v:TEST>md и ozy
 \ поприказ. видим где мы находимся
 v> v:TEST\PRINT>md \aaa

Нарисовать своё дерево и веточки различными методами.

Под каталоги создаем, теперь будем заполнять

copy < откуда> < что> < куда> < как>

путь

< дискетовод>: < путь к подкаталогу>

a:\> copy text.doc v:

copy S*. * v:

copy *.com v: копир. все файлы с расшир. на v

copy ??S*. * v: ~~??S*. *~~

copy c:*.exe v: копир. с "C" на v:

copy \text.doc v: doc.txt

copy \test.com v: test10.com

copy \test.com v: test

copy ??S*. * v: ??tx. *

C> copy a:*. * v: скопир. все файлы

C> copy v: test*.doc v: test\PRINT\aaa

v: test\> copy *.doc \PRINT\aaa не найдёт, так не задан путь активный то PRINT не найдется

PRN - печатать принт

CON с клавиат. + дискет

copy \text.doc \PRN:
 распечатать

copy \CON: v: text.doc - система перейдет в режим набора данных и копир. с консоли в дискет
 *Z признак конца ввода инф.

copy v: text.doc \PRN:

type < откуда> < что>
 путь инф.

\распечатать содерж. файла на дискету

type v: text.doc

type v: text.doc > PRN при помощи ">" можем переименовать вывод.

del < откуда> < что>
 \удаление файлов

del v: test*. *

PCtools

MDISK

инф не затирается а просто помещается, что и поэтому может даже он свободен. восстановится.

I
II
III
IV

Запись с клавиатуры v:\> copy \CON v: test\val\vvv\aaa
 задание имени файла и инф.
 Счит. файлы v:\> type v: test\val\vvv\aaa
 стер, но не затиснет новую информацию

diskcopy a: L: полное копирование дисков, с любой информацией.

Вопрос на экзамене

Составн. части машины

Все команды знать! Важные переисчисления

1. Рег. данных

AX (x-16p) → AH (3p), AL (м. 8p)
 BX BH BL
 CX CH CL
 DX DH DL

Процессор

рег. AX - исп. в дв. дес. арифм. и при обл. с ВУ через порт 1/16 как слово 1/16
 AB - исп. в дв. дес. арифм. и только через него обл. обмен (с портом 1/16) если обмен по байтам. AH - * и деление слов (ариф. обл.)

Разделение рег-в на старшие и младшие байты

(DL, CL, BL, AL) - для совместности с 8-бит программными ВМ

Использ-ся обмен только байтами.

BX - может использ. для задания базового ~~адреса~~ ^{вида} адресации.

CX - может являться не только счетчиком в командах 16-разр. организ. циклов и в операц. со строками данными.

SI - участвует в командах сдвига (сдвиг, арифм. логич.) указывает на сколько сдвинуть

DX - исп. в ком. умнож и дел. и используется для адресации ввв.

Мак размер адреса (порта) 16 разр. если № порта 16 разр. конст (т.е. более 8 разр.)

2-ая группа Указательная или индексная

IP, SP, BP, SI, DI - все 16-разрядные, хранят адресную информацию

IP - указатель команд, или программный счетчик.

SP - указатель стека, испол. в операциях стека.

(Стек - обл. ОЗУ для временного хран. данных)

Если считываем данные то стек увелич. на 1 байт

BP - для базового вида адресации, указатель базы стека

SI - индексный регистр, выч. индекс. ^{адреса} ~~адресации~~ ^{данных}

DI - тоже самое, только для приемки

Команды строки данных 5 команд

3. - Группа флаговых регистров (регистр признаков).

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	OF	DF	IF	TF	SF	ZF	0	AF	0	PF	1	CF

Формат PSW - слово состояния процессора

1-я группа флагов разр. условная группа, существует всегда и везде - признаки результатов

0) CF - флаг переноса (переполн.)

1 - сезн со знаком и без знака. Старший бит для знака

1 - указывает на перенос из старшего разряда рег.

2) PF - флаг четности, указывает на четное число единиц в младшем байте результата.

4) AF - вспомогательный перенос, исп. в двоично-десят. арифм. для коррекции результата. указывает на перенос
 + 1001 } макс. число 9, а 14 лет. } из 3-го разряда для заема в 4-й
 + 101 }

Используется только процессор. Мк на него влияния не имеют. Используются при выполнении арифметических операций.

5) ZF - флаг, если результат операц. 0 то ZF=0, если 1 то =1

7) SF - флаг знака. При любой операц. старший бит разр. сетки будет дублироваться в SF.

11) OF - флаг перенасыщения, только в арифметике со знаком - ловит переполнку (перенос) в знаковый разряд

2. Группа управления.

9) IF - разреш. и запрещ. внешнего маскируемого прерывания
 1 - разрешаем 0 - запрещаем

10) DF - флаг направления, исп. только в операциях со строками данных.

DF=0 ↓ авт. покремсет

DF=1 ↑ ^{вычитает} ^{ОЗУ}

8) TF - флаг пошагового режима. Только для отладки.

TF=1 - то и IF тоже должен быть =1. При этом будет выжиг. 1 ком-да

На TF нет ни одной ком-ды

1. Записываем PSW в стек. 2. Считываем в AX

3. $OR \cdot AX, 0100H$ $AX(PSW \vee 0100H)$
 $PUSH \cdot XH$ $AX(PSW) \rightarrow \text{стек}$
 $POP \cdot F$ $PSW \leftarrow \text{стек}$

Пример CF установлен. 60 → C6C } команда
 CMC - инверсия

4. Сегментные регистры

CS, SS, DS, ES - сегментная группа (16 разрядн.)


CS - программный сегментный рег. счетчик

SS - стек. сегм. рег.

DS - сегм. рег. данных

ES - расширен. сегм. рег. (дополн. регистр данных)

Физический адрес 034 20 битов.




логический адрес

CS: IP → физич. адр. команды которая будет выполняться

SS: SP - физич. адр. стека. Суммирует процессор.

2¹² вариантов задания физ. адреса.

Размер сегм. - 64 кбайт, состоит из сегментных ячеек



3.456 : 0123

3456
 0123
 34683

1111 : 1235
 1111
 01235
 12345

Перенос из старшего бита используется - какцевая организация памяти, при которой для ячейки FFFF следует ячейка с 0 адресом. физ. адрес к которому идет обратн.

Источники логического адреса для различных типов обращений к памяти приведены в Табл:

Табл. называет и использ. сегм. рег.

Функция	по умолчанию	может использ.	смещение	EA (физич. адр.)
1. Выход. ком. процессора	CS	—	IP	
2. Стек. опер.	SS	—	SP	
3. Обращ. к ОП	DS	CS, ES, SS	EA	
4. Строка источника	DS	CS, ES, SS	SI	
5. Строка назначения	ES	—	DI	
6. Исп. баз. реж. адресации данных через рег. BP	ES	CS, DS, SS	EA	

MOV [0100], AL

в текущую ОП запис. содерж. AL

AL → DS: 0100

ES: - команда предназначена, но только на 1 команду

MOV [0100], AL


AL → ES: 0100

MOV ES, 0100

MOV ES, [0100], AL

AL → ES: 0100

Режимы адресации данных.



MOV [0200], AL

MOV [6x], 0

т. е. смещение задано в ВХ


MOV [SI], FF

MOV [BP+10], BH

MOV [SI+10000], *эта команда вынес преобразовать не тайт*

Самый быстрое вып. командой, когда адрес в команде, базово инд., относит. адр. - самый долгий. (на 16 тактов длиннее)

Режимы адресации переходов.



Прерывания.

INT N

от 0 до FF т.е. 256 видов прерываний.

При прерывании δ должны запомнить в стек состояние прерванного процесса, точка возврата CS:IP, 6 байт PSW

0000	0	IP	L
	1		H
INT 0	2	CS	L
	3		H
	4	IP	
INT 1		CS	

на вектор прерыв. отводится

4 байта. После обработки прерывания
должны выйти в обратном порядке

Адресация Ввода/В.

адрес. Внешн. устр-в осуществляется через
порт в/в.

применяет адр. портов 6/6 и квантовывает.

прямой - это константа заданная data 8, ax, ab

Косв. - " - " - указывает, что исп. ДХ и
совершенное ДХ явл. порт адресов

ах-16р. абз
кекенол.

IN A6, 63 - из 63 порта

вост. в пер. А 6

OUT 64, AL

порт 308 - дисклей №порта может быть от 0 ÷ FF
при прямой адресации
прямая не пойдет →

MOV DX, 3D8

IN AL, DX - счит.

OUT DX, AL

Занесение в диспл.

Автотест

OUT 65, AL

TMR

100

Всегда конкр. адрес

1. Инициализация

2. Запрещ. прер., иници. рег. ПДП: А, С настраив. на ввод на выв.

дл. контр. тайм (дл. - дисклей)

3 Тест проверки ПДП и таймера

4 Тест 039 по 16 кбайт

5 Тест контроллера прерываний 8259 и

устан. вектора прерыв. INTO 5

6 Тест таймера 8253

7 Инициализ. и запуск контроллера 8255

8 Проверка формирования прерываний 8259

9 Пр-тм инициализ. 8255

10 2-й тест ОП

11 Тест клавиатуры

12 Проверка о наличии ОП с 8 000 ÷ F6 000

по 2 килобайта

13 Тест ИГМ Д

14 Установка частоты и базового адаптера стик-2

15 Тест жесткого диска

Распределение ОП.

С нулевого адреса ⁰⁰⁰⁰⁰ начинается ОЗУ до 7FFFF.

С 00000 ÷ 003FF - область векторов прерываний.

С 400 и др. до 5105, а далее опрац. сист. если она загружена.

По IBM стандарту А 0000 по В FFFF для диспл.

Наше адресн. поле В 8000 } для графики и цветного

В FFFF } или черно-белого экрана

от 7FFFF

до А 0000 ОЗУ нет

(при расширении сист. - 26)

ФС 0000 } для монохром.

00FFF } диспл.

ФС 0000 - наш вариант 1841

FFFFFF - макс. адрес 1739

Карта портов в/в

000 ÷ 00F

КР1810 ВТ37А

адрес портов контр. ПДП

000 - тек. адрес канала 0

CAR

001 - ст. адреса канала 0

CWR

002 - тек. адр. кан. 1

003 - ст. адр. кан. 1

003 - } кан. 2

004 - }

6 } кан. 3

008 - рег. адр. по считыванию СТАТ

по записи CR

009 - рег. запросов REQ

00A - рег. масок для канала масок MASK

00B - рег. режимов MOD

00C - сброс триггера FL

00D - общий сброс

00E - сброс рег. масок MASK

00F - уст. рег. масок для всех каналов

020 ÷ 021 Блок прерываний ЦП КР1810 ВМ59А

020 - рег. запроса (только чтение) IRR

021 - рег. масок (и зап. и чт.) IMR

040 ÷ 043 адресных таймера КР580 ВМ53

040, 041, 042 - порты зап. чтен. счётч. 0, 1, 2

043 - только запись кода режима

060 ÷ 063 - трёх канальный порт КР580 ВМ55А ЦП

060 ÷ 061, 062 - соотв. каналы А, В, С

063 - рег. управления страниц

080 ÷ 083 - адресные регистры бл. ПДП

соотв. с 0, 1, 2, и 3 каналов

FE 1840

Все адресные регистры процессора, кроме памяти, используются портами в/в (внутренние регистры БИС, служебные триггеры и т.д.). Для дешифрации портов используется 10 младших разрядов адреса (A0-A9), т.е. тех чисел адресованных 1-байтным портам - 1024. Остальные порты по умолчанию к A0-A9

обр. прерыв. при условии наличия условий STAR

↑ это аппаратн. прерывания.

INT 1C - пользовательское прерывание таймера при
превышении t обмена интр. с диском

1D - адрес табл. параметров диска

1E - адрес табл. пар. ~~ИГМД~~

1F - адрес табл. знакогенер. пользователя диска

40 - управл. ИГМД

INT 20 обраб. MS DOS

Интр. из ПЗУ в которых BIOS. Для систем не
подойдет
При вкл. маш.

FFFF0 - 5 байт макс. кол. меж сегментного
перехода. JMP Far ... ! ...

FFFF5 - 8 байт дата прожига ПЗУ нашего сброса

FFFFE - 1 байт - код машины FE - подобие IBM PC

0: 400 - базовый адрес второго адаптера.
2 байта

402 25. баз. адрес 1 адапт.

408 - баз. адрес портов принтера (* у нас 1 (запар.)

410 - 25. Конфиг. машины.

Обит - говорит о наличии жесткого диска

4 ÷ 5 - говорят о типе дисплея

01 - 40x25 граф. диспл.

10 - 80x25 цветн. граф.

11 - монохром

9 ÷ 11 - кол. адаптеров экрана 2

14-15 - кол. печатей (у нас 1)

6 ÷ 7 - кол. гибких дисководов - 1

412 - 1 байт - исп. при тестир клавиш

413 - размер ОЗУ в килобайт.

414 25. слово сост. клавиш

419 15. знам кода ASCII

41A 25. кол. адрес буфера клавиш.

41C 25. адрес конца буфер. клавиш

41E ÷ 43D - 32 байта - буфер клавиш, но у нас не используется

У нас 16 символов макс.

43E-15a - указ. кол. дисков готовых к работе

43F-15a - составн. двигателя

бит 0 ÷ 3 - указ. на номер ИГМД (у нас кажется 4-й веретный)

440-15a - вшит. опред. время выполнения основной операции

441-15. - байт составных ИГМД

80 - ответ от дисков. не получен в соотв. с
указанн. временем

40 - ошибка по циклическому контролю

20 - см. контроллера

10 - наруш. корректирующего кода.

09 - наруш. границ ПДП макс 64к но должен быть
знак конца если нет то 09

08 - см. программ. ПДП

04 - зап. не найден (не найден сектор)

03 - защита записи (закрепленная рамка)

02 - см. в адрес. маркера

01 - наруш. в команде. (вмж. сброс)

442 ÷ 448 - байты уточнен. составных при интр. с ИГМД

449-15. тек. реж. дисплей

44A-25a кол. символов в строке

44C-25. размер буфера

44E-25. полож. курсора на акт. странице

450 ÷ 457 8b. Полож. курс. на других стр.

460-25. координ. курс.

462-15. N активн. страницы

463-25. баз. адрес контролл. дисплея (0008)

465-15. пар. инт. контр. дисплей

466-15. чет. пикселей (длина) дисплея.

467-46B - обл. данн. жестк. диска

46E-4EE - адрес на расшир. бл. Пам.


E6-15a

E2 - второго блок

EE - 3-его бл. П.

Блок питания системного модуля.
ЕС 1241, ЕОО1.04

Структурное скелета.



1. Входное устройство - состоит из сетевого соединителя ХР1, предохранителей FU1, FU2 и кнопки SB1. Обеспечивает коммутацию, защиту элементов первичной цепи от К.З.
2. Помехоподавляющий фильтр - дроссели L1, L2, емкости C3 ÷ C8, C12 ÷ C17, резистор R3 для разрядки после выключения уровня и радиопомех, генерируемых в дросселе.
3. Выпрямитель и сетевой фильтр состоит из диодного моста и емкостей C9 ÷ C11 - выпрямляют сетевое напряжение и сглаживают их колебания. В однополярное и амплитудой 250-300 В.
4. Силовой преобразователь 1 состоит из VT1, транзистора, корректирующей импульсную мощность на коллекторе, цепочки C20, R12, R13, VD4 и базовой цепи цепочки силового тр-ра VT1 - C23, VD11, VD13, VD14. Диод VD5, VD6 служит для защиты и сброски E4998 в случае выхода

из строя силового транзистора. Обеспечивает преобразование const и фильтра в значение по величине (для каждого канала) ~ прямоугольное и с регулируемой скважностью импульсов с $T \sim 40 \text{ мкс}$.

5. Схема записки и записки состоит из 11 СБ-ки: ЕУ 998 и выписки из-тов R9, R15, R10, R4, R1, R5, R7, R11, R8, R14, V51, C2, R2, R6, VD2.

Функции:

- запуск СП
- ограничение амплитуды коллекторного тока транзистора силового преоб-лз.
- запрет запуска СП до снижения тока зарядки конденсаторов СП до требуемого уровня.

6. Схема управ-ния состоит из ЕУ999, R19, R20, R22, C21, C31, C36, C37. М/сборка обеспечивает управ-ние транз-рам VT1, регулированием скважности выработываемых импульсов в зав-ти от разности между выходными и каналами +5 и +12В и опорным и.

7. Силовой преоб-ль 2 состоит из VT2, VD9, VD10, C24, C38, TV3 - для накала +12В.

8. Ист-к втор. пат - VD21, R23, C35, DA4, C34 - питание сУ
напряжением +15В, стабилизированным линейным
стабилизатором КР142ЕН8Б - DA4. Питание усилителя
мощности ЕУ999 - 22÷30В (22В) (Вых 2, 13).

8. Дендуратори -

ДМ1 - VD7, R16, C25 Двухзвенный. Ц-фильтр - первое звено - выдает
 ДМ2 - VD8, VD12, VD15, E5, L3, C26, C27, L4, C28, C32 Г Звонкость на фр
 ДМ3 - VD16, VD17, E6, L5, C22, R17, C30, C33 Г Григорович кольцо Е для


- обеспечивают: ограничение тока в момент включения VT1 через C. Назначение конденсатора C.
- однополупериодное выпрямление $\sim U$
- сглаживание пульсаций выпрямленного u

Дроссель L - возмущает пульсации совпадает с C.

3610 Линейный стабилизатор ДАЗ - КР142ЕН8Б - стабилизирует выход напряжения, не отвечает на обратную связь. (Встроена защита от перегрева, перегрузок, к.з.)

Описание

При вкл SB1 и сети через ДПФ поступает на VP1 и через ограничительные резисторы R1, R5 заряжается СЗ ÷ С11 до U не менее 0,8 от U сети. При этом сигналовка, поступающий на вх, 5 ЕУ 998 через делитель R7, R11, недостаточен для запрета вкл. и через ограничит. резистор R14 импульс тока амплитудой 0,2А с длительностью 5-8 мкс поступает в базу VT1. VT1 открывается, срабатывает В.С. по току и от-крытое состояние до тех пор, пока ток к VT1 не достигнет срабатывания защиты по току $I_{пор1}$. За это t напряжение на С35 становится достаточным



для функционирования ЕУ 999. Она начинает упр-е преобразователем с $f = 40$ кГц (рис. 6.) через TV2. И ЕУ 999 упр-ет СП2, который начинает работать с СП1. Одновременно с вкл. VT1 через TV1.2 и VD2, R6, C2, R2 подается открывающий сиг-л на управ. эл-род тиристор V51. Тиристор открывается (момент t1) и быстро заряжает С9 ÷ С11 (рис. а). При возрастании вх. U повышается порог срабатывания схемы I защиты, уровень которой опр. сиг-л на датчике R7, R8, R11 и шириной импульсов на обмотке обратной связи TV1.3.

В режиме к.з. или перегрузки по I происходит ПVT1. При достижении уровня $I_{пор2}$ t импульса короткого тока, что t импульса U на обмотке TV1.3, что t порог срабатывания защиты по I (ЕУ 998), а след-но t мощности, подаваемой в нагрузку.

Микросборка ЕУ 999

- вырабатывает тактовые импульсы 40 кГц - DA1, R7-R12, C1, C2, VD5. Перец DA1 при $\approx U$ на C1 и R8.
- формирование пилообразного U, необходимого для работы R13-R15, C3, VD6
- сравнение вх. сиг-ла с 5 и 12В с пилообразным U и выработка прямоугол. импульсов, длительность пауз = длительность импульсов открытых состояний силовых транз-в (DA2, DA3)
- защита от перекоса напряжения +12В.

Э/пит - вх 19 +15В, вх 20 - +9В

Микросборка ЕУ 998

- запуск СП - VT2, VT3
- ограничение амплитуды I VT1 (DA1, VT5-7, R7-R16)
- запрет запуска СП до опр. зарядки СР.

ЕУ 998 - запуск и ~~защита~~ запуск VT1 при индуктив. п12-14 обмотки TV21

ЕС 1842.

Процессор.

- выполнен на плате 26 x 38 см. Структура - на рис.

1. Системная шина стр 2,3

Сигналы СШ выведены на соединители. На плате процессора установлено 7 соединителей системной шины - 6 СШ 39-96 и 1 IBM PC/XT.

Буфер данных $AD \leftrightarrow SD$ служит для согласования шины данных микропроцессора AD с СШ данных.

Узел управления конвертированием данных СШ обеспечивает совместимость с однобайтной шиной данных подключаемых адаптеров. Процедура конвертирования производится в буфере данных $AD \leftrightarrow SD$ и заключается в преобразовании цикла записи (чтения) слова с четным адресом ($SA0=0$) в два цикла записи (чтения) слова четного, потом нечетного байтов. При выполнении такой команды первый (четный) байт запоминается в буфере данных, а во время второго цикла чтения оба байта в виде слова передаются через шину AD в процессор.

Более простая операция конвертирования осуществляется в записи (чт.) байта данных с нечетным адресом и заключается в передаче байта из $SD0-SD7$ в $SD8-SD15$ при записи и обратно при чтении.

Любое двухбайтное средство, подключаемое к шине, должно использовать сиг-лы I/O CS_{16} или $MEM_{CS_{16}}$ для отмены конвертирования. Двухбайтные средства внутри процессора -

и $P39$, используют для отмены конвертирования сиг-лы RAM_{SEL} и $R0H$.


В табл. приведено списание сиг-в шин и направлений относительно процессора.

Сигнал	Конт-т соедин	Нап- пр.	Назначение
\overline{SBHE}	A32	вх	Разрешение передачи старшего байта данных.
$\overline{SA0-SA22}$	A31-A12, B7C-8	вх	Шинный адрес - адресация портов $\overline{66}/\overline{66}$ ($\overline{SA0-SA9}$) и $\overline{2M}$ памяти ($\overline{SA0-SA22}$)
$\overline{SD0-SD15}$	B08-A02, C21-22, C24-25, C28-29	вх/вх	Шина данных
\overline{STOR} \overline{STOW}	C14 C13	вх	Чт/зап порта $\overline{66}/\overline{66}$
\overline{SMEMR} \overline{SMEMW}	C12 C11	вх	Чт/зап памяти
\overline{MEMR} \overline{MEMW}	*		—, соединитель PC/XT. Не работают при $OP > 1M5$ ($\overline{SA20+22} \neq 0$)
$\overline{IRQ3-5}$ $\overline{IRQ7}$ $\overline{IRQ9+12}$ $\overline{IRQ14}$ $\overline{IRQ15}$	C25-C23 C21 C4,3,9,10 C31 C29	вх	Запрос на внешнее маскируемое прерывание от адаптеров. Остальные запросы обрабатываются внутри процессора.
$\overline{DRQ1}$ $\overline{DRQ3}$	C18 C16	вх	Запрос на обслуживание соотв. канала ПДП, активен до подтверждения захвата
$\overline{DACK0+1}$ $\overline{DACK3}$	C19,17 C15	вх	Подтверждение захвата СШ соотв. каналом ПДП

T/C	C27	вых	Конец передачи ПДП. Высокий уровень выполнения последнего цикла передачи и прекращения обмена по каналу ПДП.	I/O CS16	B2	вых	Сиг-л процессору о том, что адрес в текущем цикле шинки относится к 16-разрядному порту.
SAEN	A11	вых	Разрешение адреса ПДП. Высокий уровень - процессор сигнализирует о выполнении СМ цикла передачи по каналу ПДП и закрывает дешифрацию портов.	ERAM	B5	вых	Разрешение записи в память. При отсутствии (низкий уровень) запись блокируется по каналу SMEM.
SALE	C28	вых	Строб адреса. Передний + фронт в момент выдачи действительного адреса в каждый шинный цикл по шинке активизирует процессор. По заднему фронту можно произвести записывание адреса. Если активен SAEN, и выработавший SALE, то на шинке адреса действует адрес ПДП, а адрес шинного цикла м/процессора действителен по сигналу SAEN.	CWS	C8	вх	Сиг-л сброса тактов ожидания в текущем цикле шинки. При необходимости отмена тактов ожидания адаптер активизирует линию, переводя сигнал в низкий уровень.
				MEM CS16	B04	вх	Адрес относится к 16-разрядной памяти.
				SPKR IV	B16	вх	Линия звуковых сиг-л при подключении синтезатора речи к оборудованию.
				SPKR DATA	B17	вх	
				XX ROM	B12	вх	Сиг-л блокировки ПЗУ и ОП процессора при подкл. диагностического оборудования.
				XX RAM	B13	вх	
				X			
SRESET	C2	вых	Сброс при вкл питания или касании к сбросу.	HMD	C5	вх	Сиг-л из адаптера НМД, информирующий его выборку.
SOSC	C30	вых	Тактовый сиг-л СМ 12 МГц, скважность 2.				
VSC VIDEO	*	вых	Тактовый сиг-л для адаптера видео монитора. 14 МГц, скважность 2.				
SCC	C20	вых	Основной такт процессора 8 МГц (4 МГц скважность - 3).				
I/O CH RDY	A10	вх	Готовность канала вв/выв - для формирования цикла передачи данных по СМ низкий уровень сигнала, его период < периода циклов регенерации памяти.				
I/O CH CK	A1	вх	Сиг-л ошибки канала вв/выв (низкий уровень) => процессор формирует прерывание с кодом типа 2 по запросу NMI.				

2 Бufferа данных

Бufferа данных $XD \leftrightarrow SD$, $XD \leftrightarrow ZD$, $YD \leftrightarrow XD$, $SD \leftrightarrow MD$ служат для развязки линий данных по каскадам.



3 Микропроцессор КМ 1210 ВМ 26 М. стр 4

Модернизация КМ 1210 ВМ 26 включает:

- 1 дополнительные управляющие признаки в регистре FLAG.
- 2 реализация команд PUSHA, POPA, PUSHI, LEAVE, INS, OUTS и модификация выполнения команд IRET, CWD, CDT, STD, STI
- 3 дополнительные прерывания:
 - по недействительному коду операции в реальном и виртуальном режиме (вектор 06)
 - при изменении содержимого сегментного регистра в виртуальном режиме (вектор 05)
 - при эмуляции команды ESC в виртуальном и реальном режиме (вектор 07)
- 4 аппаратная поддержка переключения стека при прерываниях в виртуальном режиме.

1 Регистр флажков

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
x	VF	MF	x	OF	DF	IF	TF	SF	ZF	x	AF	x	PF	x	CF

Разряды 13, 14 - триггеры управления новыми режимами

VF - режим расширенной (виртуальной) адресации памяти, 4 её разрядности до 24

MF - режим эмуляции команд ESC, обеспечивающий эмуляцию команд микропроцессоров в случае их отсутствия или когда они решают другую задачу.

VF	MF	
1	1	- обычный режим
1	0	- режим ESC (✓ микропроцессор)
0	1	- режим виртуальной адресации
0	0	- режим — — + режим ESC.

Во время выхода на прерывания состояние регистра сохраняется в стеке, устанавливается обрывный режим ($VF/MF = 1/1$)

Для предотвращения нарушения программой среды в результате прерываний регистра FLA , CS , и IP сохраняются в специальном стеке $SS':SP'$, т.е. введен дополнительный регистр SS' и SP' , образующие с SS, SP взаимноисключающую пару.

После выполнения прерывания регистры IP, CS, F восстанавливаются из стека $SS':SP'$ и восстанавливают действие основного стека $SS=SP$. При этом содержимое IP равно старому + длина прерываемой команды, содержащейся в КВП.

4. Контроллер виртуальной памяти стр5

- формирование реального адреса с помощью сложения базового адреса сегмента из кэш-памяти дескрипторов КВП с смещением адреса (адрес операнды в команде или содержимое регистра IP)
- проверка на принадлежность смещенного адреса диапазону адресов сегмента. Проверка байта прав доступа дескриптора (разрешение записи в сегмент)
- сохранение инф-ции о прерванной команде с учетом всех префиксов.
- запросы на прерывание с выходом на NMI .

Доступ к КВП — с помощью портов вв/вбв.

1. Порт управления — для управ-ния функциями КВП и доступа к кэш-памяти дескрипторов КВП.

	VF	INTE	S3	S4				
	0	1	2	3	4	5	6	7

адрес - C8

$VF=0$ - режим виртуальной адресации памяти. Если $VF=1$ - КВП выполняет сложение базового адреса

сегмента со смещением адреса.

$INTE=0$ - разрешение прерывания при записи в память по реальным адресам 0-3FF

$=1$ - запрещение прерывания

$S3, S4$ - доступ к дескрипторам кэш-памяти

0 1 - к дескриптору регистра CS

1 1 - к дескриптору регистра DS

0 0 - к дескриптору регистра ES

1 0 - к дескриптору регистра SS

2 Кэш-память дескрипторов

КВП имеет память длиной 24 байта, состоящую из 4 групп регистров. В 4-й момент t' кэш-память содержит дескрипторы сегментов CS, DS, ES, SS .

Дескриптер состоит из 3 частей:

- базовый адрес сегмента (24 бита), участвует в формировании адреса при сложении со смещением из процессора
- граница адреса (16 бит) - опр. диапазон адресов сегмента
- байт прав доступа, используется для проверки возможной записи в сегмент данных и принадлежности смещенного адреса к диапазону адресов сегмента. Знаковые разряды:

	15	15	15	8 7 6 5 4 3 2 1 0
	Адрес порта C2	Адрес порта C4	Адрес порта C0	
CS	Граница адр.	База 15-0	База 23-16	S E ED W
DS	Граница адреса	База 15-0	База 23-16	S E ED W
ES	Граница адреса	База 15-0	База 23-16	S E ED W
SS	Граница адреса	База 15-0	База 23-16	S E ED W

$W=0$ - запрещена запись в сегмент данных или сегмент кодов из сегмента

$=1$ - разрешена

КВП

K1845 BT.1

92	82	AD<	COM	A0	52	69	1 - 1, 18, 28, 44, 52, 59, 78
93	83	0		1	59	70	исс - 17, 27, 43, 53, 60, 77,
94	84	1		2	60	71	104.
95	85	2		3	61	72	
97	87	3		4	62	73	
98	88	4		5	63	74	
99	89	5		6	64	75	
101	91	6		7	65	76	
102	92	7		8	66	77	
103	93	8		9	67	78	
2	97	9		10	68	79	
3	98	10		11	69	80	
4	99	11		12	70	81	
5	100	12		13	71	82	
6	101	13		14	72	83	
7	102	14		15	73	84	
100	90	15		16	74	85	
88	57	ALE		17	75	86	
32	26	AE		18	76	87	
	25	SR		19	77	88	
37	86	COD		20	78	89	
96		SE		21	79	90	
13	108	SA2		22	80	91	
16	3	SA1		23	81	92	
14	37	SA0		24	82	93	
49	37	BF1		25	83	94	
50	38	BFC		26	84	95	
12	107	FL		27	85	96	
66	55	AL2		28	86	97	
15	2	SA5		29	87	98	
8	103	SA3		30	88	99	
80	70	SB3		31	89	100	
9	104	SA4		32	90	101	
79	69	SB4		33	91	102	
39	27	SAG		34	92	103	
81	71	BY		35	93	104	
47	35	IO		36	94	105	
4	29	WR		37	95	106	
67	36	RD		38	96	107	
46	34	ER		39	97	108	
40	32	WRM		40	98	109	
83	32	RDW		41	99	110	
58	95	ERM		42	100	111	
55	44	SVV		43	101	112	
		RPC		44	102	113	
				45	103	114	
				46	104	115	
				47	105	116	
				48	106	117	
				49	107	118	
				50	108	119	
				51	109	120	
				52	110	121	
				53	111	122	
				54	112	123	
				55	113	124	
				56	114	125	
				57	115	126	
				58	116	127	
				59	117	128	
				60	118	129	
				61	119	130	
				62	120	131	
				63	121	132	
				64	122	133	
				65	123	134	
				66	124	135	
				67	125	136	
				68	126	137	
				69	127	138	
				70	128	139	
				71	129	140	
				72	130	141	
				73	131	142	
				74	132	143	
				75	133	144	
				76	134	145	
				77	135	146	
				78	136	147	
				79	137	148	
				80	138	149	
				81	139	150	
				82	140	151	
				83	141	152	
				84	142	153	
				85	143	154	
				86	144	155	
				87	145	156	
				88	146	157	
				89	147	158	
				90	148	159	
				91	149	160	
				92	150	161	
				93	151	162	
				94	152	163	
				95	153	164	
				96	154	165	
				97	155	166	
				98	156	167	
				99	157	168	
				100	158	169	
				101	159	170	
				102	160	171	
				103	161	172	
				104	162	173	
				105	163	174	
				106	164	175	
				107	165	176	
				108	166	177	
				109	167	178	
				110	168	179	
				111	169	180	
				112	170	181	
				113	171	182	
				114	172	183	
				115	173	184	
				116	174	185	
				117	175	186	
				118	176	187	
				119	177	188	
				120	178	189	
				121	179	190	
				122	180	191	
				123	181	192	
				124	182	193	
				125	183	194	
				126	184	195	
				127	185	196	
				128	186	197	
				129	187	198	
				130	188	199	
				131	189	200	
				132	190	201	
				133	191	202	
				134	192	203	
				135	193	204	
				136	194	205	
				137	195	206	
				138	196	207	
				139	197	208	
				140	198	209	
				141	199	210	
				142	200	211	
				143	201	212	
				144	202	213	
				145	203	214	
				146	204	215	
				147	205	216	
				148	206	217	
				149	207	218	
				150	208	219	
				151	209	220	
				152	210	221	
				153	211	222	
				154	212	223	
				155	213	224	
				156	214	225	
				157	215	226	
				158	216	227	
				159	217	228	
				160	218	229	
				161	219	230	
				162	220	231	
				163	221	232	
				164	222	233	
				165	223	234	
				166	224	235	
				167	225	236	
				168	226	237	
				169	227	238	
				170	228	239	
				171	229	240	
				172	230	241	
				173	231	242	
				174	232	243	
				175	233	244	
				176	234	245	
				177	235	246	
				178	236	247	
				179	237	248	
				180	238	249	
				181	239	250	
				182	240	251	
				183	241	252	
				184	242	253	
				185	243	254	
				186	244	255	
				187	245	256	
				188	246	257	
				189	247	258	
				190	248	259	
				191	249	260	
				192	250	261	
				193	251	262	
				194	252	263	
				195	253	264	
				196	254	265	
				197	255	266	
				198	256	267	
				199	257	268	
				200	258	269	
				201	259	270	
				202	260	271	
				203	261	272	
				204	262	273	
				205	263	274	
				206	264	275	
				207	265	276	
				208	266	277	
				209	267	278	
				210	268	279	
				211	269	280	
				212	270	281	
				213	271	282	
				214	272	283	
				215	273	284	
				216	274	285	
				217	275	286	
				218	276	287	
				219	277	288	
				220	278	289	
				221	279	290	
				222	280	291	
				223	281	292	
				224	282	293	
				225	283	294	
				226	284	295	
				227	285	296	
				228	286	297	
				229	287	298	
				230	288	299	
				231	289	300	
				232	290	301	
				233	291	302	
				234	292	303	
				235	293	304	
				236	294	305	
				237	295	306	
				238	296	307	
				239	297	308	
				240	298	309	

I/O ER (I/O CH CK)	Bx/ Voix	Сиг-л ошибки паритета вв/воов. При активном COD индуцирует состояние триггера маскирования прерывания TNMI (порт 70)
IO RD (IOR)	Bx	Сиг-л чтения порта, активен во t T2, T3
IO WR (IOW)	Bx	Сиг-л зап. в порт, активен во t T3
RDM (MEMR)	Bx	Сиг-л чт. памяти, активен во t T2, T3
WRM (MEMW)	Bx	Сиг-л зап. в память, активен во t T3
COD (DIAG) SE (VBR)	Bx	Сиг-л диагностического режима. При активизации шинах ADD-AD15 - Voix, отображающий состояние внутр-го регистра RA
	Bx	В пассивном состоянии (диаг. р-м) индуцирует на AD2-AD4 разряды 2-4 рег-ра адреса RA, в активном - состоянии порта управ-ние SPORT
SUN (CLK 86/87)	Bx	Сист. синхросигнал
RPC (NCLK)	Bx	Сдвинутый сист. синхросигнал
CS IOM (DMA CS)	Voix	Выход дешифратора адресов 000-01F. актив. уровень - низкий, возможен при пассивном AEN
CS IWM (ICM CS)	Voix	020 - 03F
CS CTL (T/C CS)	Voix	040 - 05F
CS IOP (PPI CS)	Voix	060 - 07F
CS IN2 (ICS CS)	Voix	080 - 0BF
CS RAM (DMA PG CS)	Voix	0C0 - 09F
RDX (PORT XPRD)	Voix	000 - FFF

CH(VF)	Voix	Состояние порта SPORT (расширенный или обычный адресация)
(NMI) INR	Voix	Сиг-л немаскируемого прерывания на м/процессор
RAD (RADR)	Voix	Упр-е режимом адресации - низкий уровень - расширенный р-м (VF=1, NF=1, SA2=1)
EM(ERAM)	Voix	Разрешение обращения к памяти. Активен низкий. Запрещение только в расширенном р-ме по состоянию байта доступа в КЭШе дескрипторов
AL2(ALE2)	Bx/ Voix	Аналогичен ALE (как Ex), В Диагност. р-ме - Voix, индуцирует триггер NF2
RP ALE (VALE)	Voix	Сдвинутый ALE2
RP BY (VBHE)	Voix	Перезапоминенный BHE
SA5 (A12/S5)	Bx	В такте T1 - 12 разряд м/проц. В такте T2, T3 - состояние


ED	= 0	- верхняя граница
	= 1	- нижняя граница
E	= 0	- сегмент данных
	= 1	- сегмент кодов
S	= 0	- системный сегмент или шлюз
	= 1	- сегмент кодов или данных

В зависимости от содержимого порта управления КЭШ опр. доступ через порты КЭШ-памяти к дескрипторам сегментов. Возможны записи и считывание всех портов дескрипторов.

Сигналы адресов сегментов:

3. Информация о первоначальной команде выводится из КВП с помощью портов кода команды и префиксов.

Порт кода команды всегда содержит первые два байта первоначальной команды, которые обеспечивают определение типа команды. При обращении к порту считываются сначала первый байт, затем второй.



Порт префиксов имеет информацию о префиксах, которые предшествуют первоначальной команде. Тот же порт содержит признак прерывания и код длины первоначальной команды.


		*1		*2	Код длины	REP	REP	F1	*0	CS	DS	ES	SS		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

*0 - LOCK

*1 - команды FLIDENY, FSTENY, FSAVE, FRSTOR → прер.

*2 - нарушение правил доступа.

В режиме реальной адресации формируется 20-разрядный адрес из 20-разрядной базы сегмента и 16-разрядного смещения. Знаковые сегментных регистров (селекторов) интерпретируются как содержащие 16 разрядов баз сегмента. Младшие разряды всегда = 0. → адреса баз сегментов кратны 16 (0000).



КВП в данном режиме имеет три функции:

- сохранения информации о первоначальной команде.

- запрос на прерывание NMI при записи в память 0-3FF

Механизм прерываний в режиме реальной адресации соответствует работе КМ 1810 ВМ86 +

а) Действительный код операции - вектор 6.


б) Атрибуция команды ESC (сопроцессор) - вектор 7.

Адрес команды, вызвавшей аварийное прерывание, формируется на основе информации из КВП.

Случай а обеспечивает возможность эмуляции 80286.

Случай б при активном MF (раз. 13 FL МП) обеспечивает возможность прерывания команд различных сопроцессоров.

В режиме виртуальной адресации МП выдает 16-разрядное смещение адреса, а КВП формирует 24-разрядный адрес реальной памяти из этого смещения и своей 24-разрядной базы из КДМ-памяти. Адрес базы всегда геткий.



- здесь значения селекторов сегментов опр. индекс в таб. дескрипторов, а не старшие 16 разрядов базы сегмента. 24-разрядная база сегмента считывается из таб. и записывается в КДМ-память дескрипторов.

Обращение к таб. производится в процессе обработки прерывания БПО (изменившегося содержимого сегментного регистра), которое выдает МП в случае загрузки. Т.е. выполняются 3 МП 180286 в режиме виртуальной адресации.


- проверка правил доступа (по защите) и на наличие сегмента в реальной памяти.
- загрузка дескрипторов в КЭШ - память
- переключение задач. Во всех прерываниях сокращаемая инд-ция помещается в специальный стек $SS':SP'$ с активизацией триггера NF (нЗЭ МП)
- запрет всех прерываний и с установкой режима обобщенной адресации.

В режиме виртуальной адресации мех-изм прерываний имеет особенности, определяющие принципы работы I80286 в режиме с защитой. Таб. векторов прерываний IDT описывает 256 прерываний. Каждой из-т Таб. имеет длину 8 байт, поэтому индекс опр. x на 8 а не на 4, как в реальной. Для реализации прерываний 80286 используется программная эмуляция на основе МП и КВП, которые имеют дополнительные прерывания:

- недействительный код операции (6)
- эмуляция ESC (7)
- изменение содержимого сегментного рег-ра (5)
- прерывание от КВП NMI по командам FLDBENV, FSTENV, FSAYE, FRSTOR
- прерывание от КВП NMI при записи в память по реальной адресе 0-3FF
- прерывание КВП NMI при нарушении гр-ции сегмента.

Эти доп. прерывания не имеют выхода на таб. дескрипторов прерываний, т.к. они обрабатываются в режиме реальной адресации. Для обслуживания КВП.

Реал. МП не обеспечивает передачи упр-а адреса непосредственно по таб-це дескрипторов прерываний на программную обр-ку, а выходит на первичную таб. векторов в реальной памяти 0-3FF. След. необходима первая фаза, обеспечивающая переход по таб. на вторую фазу в виртуальном режиме. Первая фаза формирует адрес прерывной команды на основе инф-ции из КВП.



5. Синхронизатор. стр 10

- выполнен на микс. КР1810ГР24 с кварцевым резонатором 24 МГц. Вырабатывает серии тактовых импульсов для процессора и СМ, сигнал системного сброса SRESET и сиг-л готовности RDY для м/проц и сопроцессора.

Режим синхронизатора индуцируется на такти, если герц 8 МГц - частота 8 МГц, если нет - 4 МГц - установка сопроцессора с $v < 8$ МГц.

Синхронизатор формирует следующие серии тактовых импульсов:

- CLK 86/87 - основной тактовый сиг-л для МП, сопроцессора, КВП, блока упр-ния шиной, блока упр-ния синхронизацией и арбитражем.

- DMA CLK - тактовый сиг-л для контроллеров КВМ и НГМД. 4 МГц, независимо от режима.

- 12 МГц - тактовый сиг-л для адаптера клавиатуры 16 МГц, независимо от режима, скважность 2.

- Timer CLK - тактовый сиг-л для таймера $v = 30$ МГц, независимо от режима, скважность - 2. (Н13, SO9.1) стр 11, 12.

- SOSC - тактовый сиг-л СМ, $v = 12$ МГц, независимо от режима, скважность - 2. (стр 26 SO3.2)

Программное переключение синх-ра производится по записи в порт OEO (защита/беззащита инфор-мация безразлична)

6. Блок управления синхронизацией и арбитражем стр II


управление длительностью циклов шины посредством формирования сигналов готовности / ожидания:

RDY / WAIT
WAIT CONV
WAIT TO CPU
DMA RDY
WAIT DMA

арбитраж запросов на захват шин между МП (с процессором) и блоком ПДП.

HOLDA - подтверждение захвата шин блоком ПДП
AEN
AEN
DMA AEN

Временная диаграмма считывания слова из памяти в виртуальном режиме с конвертированием.



7. Блок ПДП. стр 14

Реализован как м/сх КР 1810 ВТ 37В, $f = 4 \text{ МГц}$, 4 канала ПДП. Каждый канал имеет внутренний 16-разрядный регистр адреса и считки. Регистр адреса содержит 16 младших адресов $AO-A15$, которые модифицируются на 1 после каждого цикла передачи байта данных. Считки содержат кол-во передаваемых байтов, макс 64 к байтам. Когда значение считки переходит из 0000 в FFFF, вырабатывается сигнал завершения передачи T/C.

Старший байт адреса памяти $SA16-SA22$ разнесен на 2 регистрах страницы K555 ИР 26 (R22, R23) чтения. Содержимое нужного регистра на адресную шину для получения полного адреса производится соответствующим сигналом подтверждения захвата шин DACK0-DACK3. Для программного считывания регистра недоступны. Адреса для записи: $20-23$ (таб.)

Полный адрес, выдаваемый К. ПДП при захвате шин, равен 23 разрядов ($SA0-SA22$). Младшие разряды $SA0-SA15$ выдаются К ПДП: $SA8-SA15$ через шину данных $XD0-XD7$ на регистр R20 K555 ИР 22, записываемые по сигналу Контроль АС (н.8). $SA0-SA7$ - через приемопередатчик M20 K555 АП6. Сигнал SBHE генерируется адресным битом $XSAC (P22.1)$.

№ канала ПДП	Рег-р страницы	Сиг-л подтверждение	
Канал 0	23	DACK0	- регенерация ОП
Канал 1	23	DACK1	- резерв
Канал 2	21	DACK2	- адаптер ИГМД
Канал 3	22	DACK3	- адаптер ИМБ


Блок ПДП формирует сиг-лы \overline{XIOR} , \overline{XIOW} (н1,2 к. ПДП), \overline{XMEMR} (н3, P21.1, Z.12.4), \overline{XMEMW} (н4, P21.2, P22), поступающие через приемопередатчик G20 стр 9 по шине DMA AEN на шину \overline{IOW} , \overline{IOR} , \overline{MEMW} , \overline{MEMR} - сиг-лы процессора \overline{SIOW} , \overline{SIOR} , \overline{SMEMW} , \overline{SMEMR} - сиг-лы СЦ. В цикле шин м/проц направления приемопередатчика меняется на обратное.

8. Блок внешних прерываний стр 12
- обеспечивает обработку 15 прерываний (таб), реализован на 2 контролерах внешних прерываний KPI810BH59A, соединенных каскадно (соед. соотв. н12-12, н13-13, н15-15 н17 INR - младш. на н20 RQ INR - IRQ2, н26-26)

Запрос	Код типа	Назначение
IRQ0	8	Таймер
IRQ1	9	Клавиатура
IRQ2	10	Струк C2 (I)
IRQ3	B	Струк C2 (II)
IRQ4	C	Мышь
IRQ5	D	НГМД
IRQ6	E	Резерв
IRQ7	F	Часы
IRQ8	70	ЕГА
IRQ9	71	Резерв
IRQ10	72	Резерв
IRQ11	73	Резерв
IRQ12	74	Сопроцессор
IRQ13	75	НМД
IRQ14	76	Резерв
IRQ15	77	Резерв

9. Порты 61, 62 стр 13

- программируемое аппаратное управ-ние узлами процессора.
Информация в 8-разрядный порт 61 программируется с шины данных в 4 триггерах (R25). При считывании на шину поступает 8 упр-х сиг-б с приемопередатчиков R26.1, R24.2.



Порт 62 - конфигурактор системы, записи в битах 5,6 (R24.1, Y12.1), считывание - 8 разрядов (принцип передачи R14.2, R24.1)

0	1	2	3	4	5	6	7
---	---	---	---	---	---	---	---

RAM PCK - индикация сигнала ошибки основной памяти
0 - нет
1 - есть

I/O CN SK при чтении, индикация сигнала ошибки дополнительной памяти
0 - нет
1 - есть

RES QS при записи - установка триггера блокировки очереди команд микропроцессора.
0 - сброс триггера, снятие блокировки.
1 - установка триггера и блокировки

FEN - управ-е кнопкой резжии.
0 - по кнопке "Режим" переключ. режимов синхронизатора
1 - по кнопке "Режим" переключ. режима записи, ENO - идет прер. NM

0 - тактовая τ микропроцессора 4 МГц
1 - " " " 8 МГц или не установлен

0 - микропроцессор не установлен
1 - " " " установлен

0 - НГМД на 80 дорожек
1 - " " " на 40 дорожек

Тип адаптера:

00 - ЕГА

10 - ЦГА 40x25

04 - ЦГА 80x25

47 - Монокр. 80x25

Биты 0-4 соотв. положению переключ. T14 6+2.

10. Часы

- БИС КР 512 ВМ1 с перестраиваемой 64-битной памятью (CMOS). Автономный источник питания +5V

Работа с памятью - с помощью портов 70, 71 Н.

Чтение байта: OUT 70, addr
IN 71

Запись байта: OUT 70, addr
OUT 71, данные записи.

addr - адрес рег-ра памяти (таб)

Пример чтение типа НМД

mov AL, 12 - выбор адрес 12Н CMOS

out 70, AL

jmp \$+2 - задержка для установки адреса

in AL, 71 - чтение в AL типа НМД (0-15)

Адреса с 10Н по 20Н записываются контрольной E и недоступны. Контрольная E - 16-разрядная E записанных байтов, используется для обнаружения неисправности батарей или памяти.

Память содержит информацию о текущей дате, а также конфигурактор системы.

Адрес	Объем	Назначение
000000 ÷ 09FFFF	640 КБ	ОП процессора
[080000 ÷ 09FFFF]	128 КБ	Расширение ОП
0A0000 ÷ 0BFFFF	128 КБ	Буфер графического видеомонитора
0C0000 ÷ 0DFFFF	128 КБ	ПЗУ на дополнительных адаптерах
0E0000 ÷ 0EFFFF	64 КБ	Память для программ поддержки расширенной адресации
0E0000 ÷ 0E7FFF	32 КБ	Резерв для расширенной ПЗУ процессора (для БСУВВ)
0E8000 ÷ 0FFFFFFF	32 КБ	БСУВВ
100000 ÷ 3FFFFFFF	3 МБ	Расширение ОП до 4 МБ с памятью КВП
400000 ÷ 7FFFFFFF	4 МБ	Резерв

Младшие 640 КБ (512 КБ младшего блока + младшие 128 КБ старшего блока) используются в кон-ве { памяти.

Регенерация памяти проводится по сиг-лу DACKO контроллера ПДП. Запрос на регенерацию выдает системный таймер каждые 15 мс.

Контроллер ПДП подтверждает запрос, модифицируя адрес на 1 и выдает сиг-лы DACKO, MEMR и адрес для цикла регенерации. ОП полностью регенерируется за 8 мс, т.е. выполняется 512 циклов регенерации с последовательной установкой 512 строчных регенерационных адресов. A0-A9, стробируемых сиг-н RAS. В режиме регенерации адресный разряд A0 стробируется с A9, используется в обычном режиме ОП. Сиг-н CAS неактивен в цикле регенерации.

Порт #3 - 5-разрядный регистр, используемый как для записи, так и для считывания

0 1 2 3 4

указание режима расширенной адресации
код доступа к старшей области (384 КБ)
реконфигурация памяти по блокам (512 КБ) преобразованием разрядов (инверсия)
SA19 - блоки меняются местами.

ОП контролируется по паритету при считывании. Если из памяти считывается 1 байт, контроль второго не производится. При обнаружении ошибки возникает немаскируемое прерывание NMI.

Сиг-л RAM SEL вырабатывается для выбора младшей ОП (1 МБ процессора). Выбор старшего и младшего блоков - сиг-н SA19. Выбор старшего и младшего банков - сиг-ны BNE и AO.

Формат адреса

23 22 21 20 19 18 17 . . . 1 0
= 0 n блока адрес внутри блока
n байтов

Выбор байтов

AO	BNE		
0	0	MD0 - MD15	слово
0	1	MD0 - MD7	мл. байт
1	0	MD8 - MD15	ст. байт
0	0	---	

- предназначен для организации интерфейса связи с клавиатурой, обмен информации с клавиатурой - в последовательном коде.

По шине CNR в адаттер поступают коды сканирования и ответные команды клавиатуры.

По шине со стороны адаттера поступают команды процессора

KR 1816 BE 48.

Основа адальтера - микро-ЭВМ КР1816ВЕ48 со вст-
роемкой ППЗУ емкости 1 Кбайт. Удли
микро-ЭВМ:

- Микро ЭВМ получает последовательные данные от клавиатуры, проверяет ~~прерывает~~ паритет, переводит коды сканирования в 8 коды и предоставляет данные процессору, записывая их в выходной буфер. При записи в буфер Микро ЭВМ формирует прерывание системы IRQ1.


←

0	1	2	3	4	5	6	7		
---	---	---	---	---	---	---	---	--	--

 - стоп-бит

старт - м. быт ст быт быт паритета, дополняющий. То
быт дамных дамных нечего быт дамных

Микропроцессор КР 1816 ВЕ 48



Кроме того, микро-ЭВМ выискивает команды ЦП, а так же передает их в клавиатуру. Байты, посланные в клавиатуру, так же сопровождаются битами паритета. Клавиатура должна подтверждать все полученное данные. Следующая передача не осуществляется до подтверждения на предыдущую.

Передача информации из ЦП в микро-ЭВМ производится через входной буфер - порт 1. Адрес вх. буфера 64 - команда для микро-ЭВМ 60 - команда для клавиатуры или данные в микро-ЭВМ.

При записи в вх. буфер устанавливается триггер прерывания, вых. которого выдает сигнал активного уровня для прерывания микро-ЭВМ. Сброс триггера битом 7 порта 2 после обработки прерывания. В процессе обработки прерывания анализируется адрес A2, запоминный как триггера A2 в момент записи во вх. буфер, для назначения данных из ЦП.

При считывании ЦП вх. буфера в микро-ЭВМ выданы сигнал подтверждения. Для этого служит триггер ~~прерывания~~ считывания данных. Установка его по команде считывания порта 60, а выход сбрасывается через бит 1 порта 2.

Регистр состояния может быть проиндекс по адресу 64 в хт и содержит информацию о состоянии микро-ЭВМ и интерфейса.

Записывание информации в вх. буфер и регистр состояния производится из порта 0 микро-ЭВМ и стробится сигналом WR под управлением бита 6 порта 2. Подключение их к шине - при считывании по адресам соотв. 60 и 64.

Регистр состояния.

0	1	2	3	4	5	6	7
---	---	---	---	---	---	---	---

Индикация ошибки паритета
при передаче от клавиатуры
1 - послед. ~~бит~~ паритета
четный
0 - послед. символ с нечетным
паритетом ⊕

Индикация ошибки интерфейса
при приеме от клавиатуры
1 - передача символа не за-
вершена за 2 мс или ответ > 20 мс
0 - ⊕

Индикация ошибки интерфейса
при передаче в клавиатуру
1 - нет сиг-в синх-ции > 15 мс
с т передачей
0 - нет ответа (подтвержд) > 20 мс

Индикация наличия данных вх.
буфера
1 - 64
0 - 60

Значение системного флага, записыва-
емого в микро-ЭВМ. При вкл пат = 0

Занятость вх. буфера
= 1 - занят
= 0 - свобод микро-ЭВМ

Занятость вх. буфера
= 1 - занят
= 0 - свобод ЦП

Буферы в/вх служат для развязки сиг-в ввода с
клавиатурой по направлениям.

Когда клавиатура готова переслать данные, она
проверяет состояние шин адреса. Если ТАКТ в "0"
(блочн. клавиатуры), данные записываются в
буфере клавиатуры. Если ТАКТ = "1", инф = "1" - кла-
виатура перешла к передаче, синхронизируя их.
При установке адаптера ТАКТ = "0" клавиатура
заканчивает передачу.

Если данные получены с ошибкой, посылаются ко-
манда "повторить". Если ошибка при повторной
передаче - уст-та бит 7 в рег-ре состояния и FF
в вх. буфере.

Адаптер таймирует время передачи, если оно > 2 мс,
в вх. буфере FF, бит 6 уст-ся в "1".

Когда адаптер пересылает свой стартовый бат,
линия ТАКТ уст-ся в "1", линия инф в "0".
Когда клавиатура обнаруживает запрос, она
считывает 11-битовую переписку, устанавливая
после 10 бита линию инф в "0". Если клави-
атура не синхронизирует данные из адаптера
через 15 мс или заканчивает синх-цию ранее
2 мс, в вх. буфере адаптера FE, в регистре
состояния бит 5 в "1".

Клавиатура подтверждает все передачи. Если
ответный код с ошибкой паритета, в вх.
буфере - FE, биты 7, 6 в "1". Если время до
ответа > 20 мс. - FE, 5, 6 в "1".

Адресация портов

Для адресации портов используются 10 разрядов
адреса А0 - А9.

Порты могут быть 2 и 1-байтными, 1-байтные
порты подключаются к младшим разрядам СМ
D0 - D7. 2-байтный порт при обращении к нему
должен активизировать сигналы \overline{SIO} и \overline{SIO} .

Адреса портов SA0-SA9	Назначение
000 - 01F	Контроллер ПДП
020 - 03F	Контроллер прерываний (Master)
040 - 05F	Таймер
060, 064	Адаптер клавиатуры
061	Управляющий регистр
062 - 063 } 065 - 06F }	Резерв
070, 071	Маска NMI, часы
072	Порт диагностики
073	Порт реконфигурации ОП процессора
074 - 07F	Резерв
080 - 09F	Регистры страниц ПДП
0A0 - 0BF	Контроллер прерываний (SLAVE)
0C0 - 0DF	КВП
0E0 - 0FF	Порт переключения режимов синхронизатора
100 - 10F	
210 - 21F	Блок расширения
220 - 22F	Адаптер связи с ЕС7920
230 - 23F	Мышь
2B0 - 2BF	Порты реконфигурации доп ОП
2F8 - 2FF	Адаптер С2, асинхронный
320 - 32F	Адаптер НМД
360	Адаптер канала общего пользования
370 - 37F	
378 - 37F	Адаптер II интерфейса
380 - 38F	Адаптер С2, синхронный побитовый
3A0 - 3AF	Адаптер С2, ———, позмажкий
3D0 - 3DF	Адаптер ЦГА (ЕГА)
3F0 - 3F7	Адаптер НГМД
3F8 - 3FF	Адаптер С2, асинхронный

Адаптер видеомонитора (ЕГА)

Структурная схема - на рис. Основные узлы ЕГА:

- контроллер электронно-лучевой трубки
- графический контроллер
- контроллер атрибута
- контроллер синхронизации
- буферная память 364 Кб
- микросборка для формирования видеосигнала
- буферы для подключения к СМ
- порт управления

EGA обеспечивает отображение микр-чип с разрешающей способностью 640×200 точек в режимах совместности с графическим адаптером ПЭВМ ЕС 1840, 44, поддерживая на уровне БСВВ все его режимы, а также с повышенной разрешающей способностью 640×350 точек.


ЕГА поддерживает мониторинг:

МС 6105.04	}	640 × 200
ВД1205		320 × 200
МД-7, МД-700	}	640 × 200
(двух режим.)		640 × 350
		320 × 200

В аналоговых-цифровых режимах обеспечивается возможность 16 цветов переднего плана и 8 или 16 цветов фона отображаемого символа. (16 - в случае запрета мерцания знака)

Аппаратные средства ЕА обеспечивают возможность горизонтального и вертикального плоского сдвига изображения, а также режим разделения экрана на два окна, в каждом из которых отображается информация из несмежных обл. памяти.

Структурная схема ЕГА.



1 Контроллер синхронизации КА 1843 ВЕ1.

- формирование управ-щих сиг-в
- формирование адресов обращения к памяти
- дешифрация портов вв/выв

Основные блоки:

- 1) блок тактовых импульсов - выработка сиг-в управл. буфером дисплея и синхронизации других контроллеров.
- 2) блок передачи адреса буфера дисплея плоскости 0 и 1 - формирует адрес обращения к буферу со стороны процессора, а так-же в цикле отображения инф-ции - со стороны контроллера Э/А трубки (МАО-МАХ)
- 3) блок передачи адреса буфера дисплея плоскостей 2 и 3 - разномасштабно. В аналоговом режиме в плоскости 2 записаны точечные изображения отображаемых символов. Код символа передается по шине МДО-МДХ, N отображаемой линии - по шине КАО-КАУ.
- Регенерация буфера дисплея осуществляется во время обратного хода луча по строке. Формирование адреса - счетчиком регенерации. Адрес регенерации поступает на все плоскости одновременно.
- 4) блок дешифрации - производит выбор адресов портов вв/выв, а так-же содержит порты управления контроллером.

ЗСЧ - индексный порт, опр-ст N регистра порта ЗСБ

ЗСБ N1 -

[1] - = 0 - период синхросигнала КЭЛТ равен 8 периодам задающего ген-ра

= 1 - — — — 16 — — —

[3] - = 0 - τ синхросиг-в для регистров сдвига графического контроллера и контроллера атрибутов равно τ задающего ген-ра

= 1 - — — —, деленной на 2

3C5 N2 - регистр маски плоскости при записи ОЗУ
 0 - значение разряда запрещает запись в соотв. плоскости.
 [0] - маска плоскости 0
 [1] - — — — — 1
 [2] - — — — — 2
 [3] - — — — — 3

3C5 N3 - регистр выбора N знакогенераторов в алфавитно-цифровом режиме

[0 ÷ 1] - карта А (выбирается 1 из 4 знакоген-в при разряде 3 атрибута, = 0)
 [2 ÷ 3] - карта Б (— — — —, = 1)

3C5 N4 - регистр режима памяти

[0] - = 0 - графический
 = 1 - алфавитно-цифровой
 [2] - = 0 - режим чт/нчт
 = 1 - последовательная адресация

Чёт-нечёт - в чётные плоскости записывается байт 0, в нечётные - 1.

Последовательная адресация - во все плоскости записывается одна и та же инф-ция.

2 Контроллер электронно-лучевой трубки. КА 1843 ВГ2.

- формирование адресов регенерации изображения
- формирование строчных адресов
- выработка сиг-в строчной и кадровой развертки
- формирование сиг-в разрешения изображения, blankирования, курсора.

Основные блоки:

1) Регистровый файл - совокупность индексного порта и 27 регистров данных: 2 - доступный ЦП по считыванию, 4 - по чт/зап, 21 - по зап. Зап/счт регистрового файла по шине AD.

2) Блок горизонтальной развертки содержит счётчик символов в строке, компараторы, узел формирования упр-х сиг-в и выходные синхросиг-в КЭЛТ.

3) Блок вертикальной развертки содержит счётчик линий в кадре, компараторы, узел формирования упр-х сиг-в и выходные сиг-в КЭЛТ.

4) Блок формирования строчных адресов содержит счётчик линий в строке, компараторы, узел формирования упр-х сиг-в, схемы формирования сиг-в курсора и подтёркивания

5) Блок формирования адресов регенерации изображения содержит сумматор, регистр текущего адреса, счётчик адреса регенерации, выходной мультиплексор адреса регенерации изображения.

1):

3D5 N17 - регистр упр-ния

[0] - режим совместности с ЦГА при = 0 - адресация нечётных линий сканирования через 8 КБ в буфере дисплея (A13)

[1] - режим совместности с плотной графикой „Геркулес“ при = 0 - адресация каждой 2 и 3 линий сканирования через 16 КБ в буфере дисплея (A14)

[2] - удвоение разрешающей способности по вертикали от 512 до 1024 линий сканирования в кадре.

[3] - синхр-ция счётчика адреса регенерации МА

= 0 - синхр-ция от CLK

= 1 - — — — —, делённого на 2

[4] - упр-е выходами

= 0 - форми-ние нормальных вых.

= 1 - на вых SVNX, SVNY, MR, E, END, XE, PD - „1“.

После RESET = 0

[5] - преоб-ние адреса

= 0 - MA0 = MA13 } режим слова

= 1 - MA0 = MA15 }

[6] - режим

= 0 - слово - сдвиг счётчика адреса регенерации на +1

= 1 - байт.

[7] - аппаратный сброс SVNX и SVNY при = 0
 Системный сброс уст-ст разряд в 0.

3. Графический контроллер. КА 1843 ВГЗ.

- обеспечивает работу с буфером дисплея в режиме регенерации экрана и при обращении к нему процессора по записи или считыванию.

ГК работает с 4 плоскостями памяти и контролирует данные из буфера в процессор при считывании, в буфер из ЦП при записи, а в контроллер отрисовки при регенерации экрана.

ГК содержит 10 портов, только записи.

ЗСЕ [0÷3] - индексный порт для выбора внутренних регистров

ЗСФ

№0 [0÷3] Установка/сброс - записи разрядов в опр. плоскость памяти

№1 [0÷3] Разрешение уст-ки/сброса - разрешении действия регистра №0 для действия на соотв. плоскость при =1. При =0 - соотв. плоскость записывается ЦП в режиме записи "0".

№2 [0÷3] Сравнение цвета - данные из плоскостей 0-3 сравниваются с битом. Результат сравнения - ~~бит~~ в ЦП.

№3 [0÷2] Сдвиг влево данных процессора

[3÷4] Выбор \bar{z} для режимов записи "0,2". Разрешение операций между данными из буфера и данными, записываемыми в буфер

00 - не используется

01 - или

10 - и

11 - экз. или

№4 [0÷2] Выбор плоскости считывания в ЦП в режиме "0"

№5 [0÷1] Регистр режима

00 - режим "0" - каждая плоскость записывается ЦП если нет разрешения уст-ки/сброса.

10 - режим "1" - каждая плоскость записывается

данными, считанными в предыдущем цикле.

01 - режим записи 2. Плоскости 0-3 заполняются данными из ЦП

11 - не используется

[2] - тестирование кристалла. При =1 - в 3 соот. разряды регистра №6

[3] - =0 - режим считывания 0 - ЦП считывает данные из 1 плоскости, выбираемой рег-и №4
=1 - режим считывания 1 - ЦП считывает данные сравнение рег-ра №2 и плоскостей памяти.

[4] - =1 - режим чет/нечет

[5] - Формат записи данных в регистр сдвига

№6

[0] = 0 - A/c режим, на вх. ATR 0÷3 - данные В100÷В103

=1 - Гроср. режим - на вх. ATR 0÷3 - данные рег-ра сдвига контроллера

[1] = 1 - деление на две части буфера:

1 часть - плоскости 0,1

2 часть - плоскости 2,3

[2,3] - Адресация буфера

00 - А000 для 128 КБ

10 - А000 для 64 КБ - гросрика с выс. разрешением.

11 - В800 для анимации режима 640×200

№7 [0÷3] - Цвет не обслуживается.

=0 - результат сравнения - лог.1 на всех разрядах иных данных ЦП. Независимо от считываемой инф-ции т.е. цвет не обслуживается (режим счит. 1)

№8 [0÷7] Регистр маски разрядов.

Если \bar{z} разряд = 0 - запрещена запись соотв. разряда в ~~буфер~~ из 4 плоскостей памяти. Данные, записываемые в память, соотв. считанным в предыдущем цикле и записанным в контроллере.

=1 - действие в соотв. разряде.

4. Контроллер атрибутов. КА1843ВГ4.

• Для разработки в/сиг-в отображения инф-ции. В графическом режиме 4-битовый код код цвета преобразуется в 6-битовый сие-л цветности. Во время обратного хода луча выход в/сиг-в закрыт. В А/Ц режимная код цвета символа и фрейма опр-байтом атрибута символа. В этих режимах КА обеспечивает упр-е мерцанием символов. КА формирует изображение в 16 цветах цу палитры в 64 цвета. Для этого он содержит 16 6-разрядных регистров для загруз-ки палитры. Их содержимое выдается ко выходу B, G, R, BS, GS, RS.

Адресация - разрядными атрибутами ATR 0÷3 в грощр-р-ме; ATR 0÷3, (Атбвет знала), ATR 4÷7 (цвет гроща) и ССО-СС7 в А/ч р-ме. Инфр-ция по вх. ATR 0÷7, ССО÷7, MR, END, E зашифликовывается в кривоах по споду сиг-ла REF.

КА содержит угр-ные и инд-ные регистры:

- ЖДА - регистр состояния (только чтение)
- [0] - разрешение отображения дисплея (E)
- [1÷2] - не используются
- [3] - обратный ход по кадру
- [4÷5] - диагностика вых. монитора

ДСО - Порт адреса рег-ра, в который записывается интр-ция (только засп.)

ЗСО.00 ÷ OF - рез-ры полигра (только зосо)

ЗСО.10 Упр-е реж-м (только закл.)

$$[Q] = 0 \quad A/4$$

$= 1$ Γρούς.

$L_3 = 0$ запрет мерцания

$\epsilon = 1$ поглощение - при $ATR = 1$

3CO N41

[0÷5] - цвет гр-ди экрана (только зеп.)

ЗСО №12 - разрешение плоскости цвета (только зел)

[0 1 3] - разрешение соотв. плоскостей для отображе-
ния (=1)

[4÷5] - мультиплексор вых. кА

4 5 4 5

O O B R

1 0 15 BS

0 1 GS RS

1 1 не исп.

ЗСО №13 - покорамировские изобр-тия по горн-
зонтали (только зап).

$[0 \div 3]$ - число эл-тов для сдвига видеоданных влево. Если > 7 - сдвига нет.

~~People~~
~~People~~ ~~2~~ ~~3~~ ~~4~~ ~~5~~ ~~6~~ ~~7~~ ~~8~~ ~~9~~ ~~10~~ ~~11~~ ~~12~~ ~~13~~ ~~14~~ ~~15~~ ~~16~~ ~~17~~ ~~18~~ ~~19~~ ~~20~~ ~~21~~ ~~22~~ ~~23~~ ~~24~~ ~~25~~ ~~26~~ ~~27~~ ~~28~~ ~~29~~ ~~30~~ ~~31~~ ~~32~~ ~~33~~ ~~34~~ ~~35~~ ~~36~~ ~~37~~ ~~38~~ ~~39~~ ~~40~~ ~~41~~ ~~42~~ ~~43~~ ~~44~~ ~~45~~ ~~46~~ ~~47~~ ~~48~~ ~~49~~ ~~50~~ ~~51~~ ~~52~~ ~~53~~ ~~54~~ ~~55~~ ~~56~~ ~~57~~ ~~58~~ ~~59~~ ~~60~~ ~~61~~ ~~62~~ ~~63~~ ~~64~~ ~~65~~ ~~66~~ ~~67~~ ~~68~~ ~~69~~ ~~70~~ ~~71~~ ~~72~~ ~~73~~ ~~74~~ ~~75~~ ~~76~~ ~~77~~ ~~78~~ ~~79~~ ~~80~~ ~~81~~ ~~82~~ ~~83~~ ~~84~~ ~~85~~ ~~86~~ ~~87~~ ~~88~~ ~~89~~ ~~90~~ ~~91~~ ~~92~~ ~~93~~ ~~94~~ ~~95~~ ~~96~~ ~~97~~ ~~98~~ ~~99~~ ~~100~~ ~~101~~ ~~102~~ ~~103~~ ~~104~~ ~~105~~ ~~106~~ ~~107~~ ~~108~~ ~~109~~ ~~110~~ ~~111~~ ~~112~~ ~~113~~ ~~114~~ ~~115~~ ~~116~~ ~~117~~ ~~118~~ ~~119~~ ~~120~~ ~~121~~ ~~122~~ ~~123~~ ~~124~~ ~~125~~ ~~126~~ ~~127~~ ~~128~~ ~~129~~ ~~130~~ ~~131~~ ~~132~~ ~~133~~ ~~134~~ ~~135~~ ~~136~~ ~~137~~ ~~138~~ ~~139~~ ~~140~~ ~~141~~ ~~142~~ ~~143~~ ~~144~~ ~~145~~ ~~146~~ ~~147~~ ~~148~~ ~~149~~ ~~150~~ ~~151~~ ~~152~~ ~~153~~ ~~154~~ ~~155~~ ~~156~~ ~~157~~ ~~158~~ ~~159~~ ~~160~~ ~~161~~ ~~162~~ ~~163~~ ~~164~~ ~~165~~ ~~166~~ ~~167~~ ~~168~~ ~~169~~ ~~170~~ ~~171~~ ~~172~~ ~~173~~ ~~174~~ ~~175~~ ~~176~~ ~~177~~ ~~178~~ ~~179~~ ~~180~~ ~~181~~ ~~182~~ ~~183~~ ~~184~~ ~~185~~ ~~186~~ ~~187~~ ~~188~~ ~~189~~ ~~190~~ ~~191~~ ~~192~~ ~~193~~ ~~194~~ ~~195~~ ~~196~~ ~~197~~ ~~198~~ ~~199~~ ~~200~~ ~~201~~ ~~202~~ ~~203~~ ~~204~~ ~~205~~ ~~206~~ ~~207~~ ~~208~~ ~~209~~ ~~210~~ ~~211~~ ~~212~~ ~~213~~ ~~214~~ ~~215~~ ~~216~~ ~~217~~ ~~218~~ ~~219~~ ~~220~~ ~~221~~ ~~222~~ ~~223~~ ~~224~~ ~~225~~ ~~226~~ ~~227~~ ~~228~~ ~~229~~ ~~230~~ ~~231~~ ~~232~~ ~~233~~ ~~234~~ ~~235~~ ~~236~~ ~~237~~ ~~238~~ ~~239~~ ~~240~~ ~~241~~ ~~242~~ ~~243~~ ~~244~~ ~~245~~ ~~246~~ ~~247~~ ~~248~~ ~~249~~ ~~250~~ ~~251~~ ~~252~~ ~~253~~ ~~254~~ ~~255~~ ~~256~~ ~~257~~ ~~258~~ ~~259~~ ~~260~~ ~~261~~ ~~262~~ ~~263~~ ~~264~~ ~~265~~ ~~266~~ ~~267~~ ~~268~~ ~~269~~ ~~270~~ ~~271~~ ~~272~~ ~~273~~ ~~274~~ ~~275~~ ~~276~~ ~~277~~ ~~278~~ ~~279~~ ~~280~~ ~~281~~ ~~282~~ ~~283~~ ~~284~~ ~~285~~ ~~286~~ ~~287~~ ~~288~~ ~~289~~ ~~290~~ ~~291~~ ~~292~~ ~~293~~ ~~294~~ ~~295~~ ~~296~~ ~~297~~ ~~298~~ ~~299~~ ~~300~~ ~~301~~ ~~302~~ ~~303~~ ~~304~~ ~~305~~ ~~306~~ ~~307~~ ~~308~~ ~~309~~ ~~310~~ ~~311~~ ~~312~~ ~~313~~ ~~314~~ ~~315~~ ~~316~~ ~~317~~ ~~318~~ ~~319~~ ~~320~~ ~~321~~ ~~322~~ ~~323~~ ~~324~~ ~~325~~ ~~326~~ ~~327~~ ~~328~~ ~~329~~ ~~330~~ ~~331~~ ~~332~~ ~~333~~ ~~334~~ ~~335~~ ~~336~~ ~~337~~ ~~338~~ ~~339~~ ~~340~~ ~~341~~ ~~342~~ ~~343~~ ~~344~~ ~~345~~ ~~346~~ ~~347~~ ~~348~~ ~~349~~ ~~350~~ ~~351~~ ~~352~~ ~~353~~ ~~354~~ ~~355~~ ~~356~~ ~~357~~ ~~358~~ ~~359~~ ~~360~~ ~~361~~ ~~362~~ ~~363~~ ~~364~~ ~~365~~ ~~366~~ ~~367~~ ~~368~~ ~~369~~ ~~370~~ ~~371~~ ~~372~~ ~~373~~ ~~374~~ ~~375~~ ~~376~~ ~~377~~ ~~378~~ ~~379~~ ~~380~~ ~~381~~ ~~382~~ ~~383~~ ~~384~~ ~~385~~ ~~386~~ ~~387~~ ~~388~~ ~~389~~ ~~390~~ ~~391~~ ~~392~~ ~~393~~ ~~394~~ ~~395~~ ~~396~~ ~~397~~ ~~398~~ ~~399~~ ~~400~~ ~~401~~ ~~402~~ ~~403~~ ~~404~~ ~~405~~ ~~406~~ ~~407~~ ~~408~~ ~~409~~ ~~410~~ ~~411~~ ~~412~~ ~~413~~ ~~414~~ ~~415~~ ~~416~~ ~~417~~ ~~418~~ ~~419~~ ~~420~~ ~~421~~ ~~422~~ ~~423~~ ~~424~~ ~~425~~ ~~426~~ ~~427~~ ~~428~~ ~~429~~ ~~430~~ ~~431~~ ~~432~~ ~~433~~ ~~434~~ ~~435~~ ~~436~~ ~~437~~ ~~438~~ ~~439~~ ~~440~~ ~~441~~ ~~442~~ ~~443~~ ~~444~~ ~~445~~ ~~446~~ ~~447~~ ~~448~~ ~~449~~ ~~450~~ ~~451~~ ~~452~~ ~~453~~ ~~454~~ ~~455~~ ~~456~~ ~~457~~ ~~458~~ ~~459~~ ~~460~~ ~~461~~ ~~462~~ ~~463~~ ~~464~~ ~~465~~ ~~466~~ <

Б. Буфер дисплея

- предназначен для хранения отображаемой инф-ции и состоит из 4 плоскостей размером 64К x 8 бит. В адресном прост-ве все плоскости занимают одни и те же адреса. N плоскости выбирается маской в КС при записи, ГК при считывании.

В A/\mathfrak{p} p -х координатные плоскости следующие:





0 - код символа

1 - Базис кода атрибутов (цвет символа, форма, направление, выбор 1 из 2 знаковogen-в)

2 - Знакогенераторы, 32 бита на символ, 256 символов в знакогенераторе, 4 знакогенератора рис

3 - не используется

Адрес

A 0000		
A 2000		— знакоген-р N1
A 4000		
A 6000		— — — N2
A 8000		
A A000		— — — N3
A C000		
A D000		— — — N4
A F000		

6. Порт управления

I. Запись

0	1	2	3	4	5	6	7
				Полярность вертикального синхро-импульса			
				0 - ⊕			
				1 - ⊖			
				Полярность горизонтального синхро-импульса 0 - +, 1 - -			
				Не испол.			

а) Выбор ☒ задержки генератора

00 - 14 МГц, 01 - 16 МГц

б) Выбор считываемого разряда перекл.

00 - 1

01 - 2

01 - 3

11 - 4

0 - буфер заблокирован для записи (сиг) ЦП



1 - Обращение разрешено

Не испол.

II Считывание

0	1	2	3	4	5	6	7
				Прерывание от КЭЛТ			
				0 - обратный ход по кадру			
				1 - отображение инвер-ции			
				Не испол.			
				Состояние переключателя режимов			
				Не испол.			

В ЕС 1842 может быть установлено 2 адаптера. На процессоре перекл. типа монитора - в положении 00, тип основного монитора и разрешение опр перекл адаптеров ЕГА.

N перекл	Режим ЕГА	Монохром
3 4 5 6		
0 0 0 0	Вторич. 320 × 200 точек	первичный
0 0 0 1	— — 640 × 200 — —	— —
0 0 1 0	— — 640 × 200 — —	— —
0 0 1 1	— — 640 × 350 — —	— —
		
0 1 1 0	Первич. 320 × 200 — —	вторичный
0 1 1 1	— — 640 × 200 — —	— —
1 0 0 0	— — 640 × 200 — —	— —
1 0 0 1	— — 640 × 350 — —	— —

Работа изделия

В А/ц режимах изображение символа опр. 2 байтами: в 0 месте содержится байт кода символа, в первой - байт атрибута. Начальный адрес буфера В8000. Байт кода символа используется для формирования адреса знакоген-ра. Ноумерение байтов байта атрибута дано в Тод:

N бита	Обоз- начение	Назначение
0	B	Цвет знака
1	G	
2	R	
3	I	Цкт-ть цвета зн. и выбор II знакоген-ро
4	B	
5	G	Цвет фона
6	R	
7	I	Черчение знака или фона до 16 цветов

В графических режимах в буфере задается карта памяти, опр. цвет всех э-тов (точек) экрана.

I Цветная графика низкого разрешения (320x200). Для кодировки точки используется два смежных бита, т.е. в одной байте 4 точки изображения. Кол-во цветов - 4. Нач. адрес буфера - B8000.


7 6 5 4 3 2 1 0
эл. I эл. II эл. III эл. IV

II Двухцветная графика средней разрешающей способности (640x200). Одному э-ту соотв. 1 бит. Для записи используется плоскость 0 буфера. Нач. адрес буфера - B8000.

7 6 5 4 3 2 1 0
эл. 1 2 3 4 5 6 7 8

III 16-ти цветная графика. Для одного э-та необходимо 4 бита, по 1 в каждой плоскости. Нач. адрес буфера A000.

Пл. 0 7 6 5 4 3 2 1 0
Пл 1 7 6 5 4 3 2 1 0
Пл 2 7 6 5 4 3 2 1 0
Пл 3 7 6 5 4 3 2 1 0
эл-т 1 2 3 4 5 6 7 8



Основной цикл КС состоит из 16 тактов CLK, поступающих от задающего ген-ра. За время одного основного цикла КС выполняется 3 обращения к буферу дисплея CAS. Первый и третий цикл буфера для регенерации изображения, второй цикл - для об-

мента с ЦП.

В режиме высокого разрешения используются оба цикла считывания буфера. По сигналу RAS в ОЗУ передается старший байт адреса и разрешается выдача данных на вых. шину ОЗУ. Адрес формируется из инф-ции на шинах RAO-RA4 и MA0-MA15, поступающие от КЭЛТ. По сигналу CRTL данные из буфера записываются в регистры ГК и через КА поступают в дисплей.

В режиме низкого разрешения сигнал CRTL формируется только во время первого цикла буфера.

В Гросф. р-х инф-ция о каждой точке изображений хранится в буфере дисплея. КЭЛТ восстанавливает адрес отображения байта на шину MA0-MA15, адрес через мультиплексор передается на вход КС. КС по сигналу RAS передает младший байт адреса в ОЗУ по шинам ADR BUF 0÷7 и ADR GEN 0÷7, а по сигналу CAS - старший байт адреса. По сигналу CRTL записываются данные в буферные регистры ГК. При низком уровне S/L сигнал DOT CLK происходит сдвиг инф-ции, с вых. регистров сдвига данных по шине ATRO-ATR3. Код цвета подается на вход КА, который дешифрует его и выбирает 1 из 16 запрограммированных 6-битных рег-в палитры. Данные рег-ра палитры поступают с вых. КА на дисплей. Высокий уровень сигнала DE разрешает передачу на выход КА отображаемой инф-ции. При низком DE формируется цвет границы экрана. Во время обратного хода луча по строке или по кадру сигнал BLANK блокируется выдача видеосиг-ла на вход дисплея.

В А/ц р-х адрес отображаемого символа от КЭЛТ через мультиплексор и КС поступает на адресные вх. памяти плоскостей 0 и 1 буфера дисплея по шинам ADR BUF 0÷7. По сигналу CRTL код символа из плоскости 0 записывается в буферный рег-р КС, а код атрибута, считанный из плоскости 1, в буферные

рег-ры КА и ГК. В следующем цикле считывание сформированный по коду символа и N линии сканирования адрес генератора по шине ADR GEN 0÷7 поступает на вх. плоскости 2.

Адрес генератора - 16 разрядный:


- ADR 0÷4 - N линии сканирования в матрице знака, 2 RAO÷4
- ADR 5÷12 - код символа
- ADR 13 = 0
- ADR 14÷15 - N генератора

Байт из генератора по сигналу CRTL записывается в буферный рег-р КА и при низком S/L переписывается в рег-р сдвига. При высоком S/L происходит сдвиг инф-ции по сигналу DOT CLK. При ед. значении на вых. рег-ра сдвига выбирается рег-р палитры, заданный битами 0÷3 байта атрибута (цвет знака), при 0 значении на вых. регистра сдвига выбирается рег-р палитры, заданный битами 4÷7.

Запись / считывание буфера процессора.

При записи данных в буфер дисплея адрес от ЦП по шине AO-A16 поступают на вход КС. КС передает адрес на все 4 плоскости буфера по шинам ADR BUF 0÷7 и ADR GEN 0÷7. Микропроцессор использует второй цикл буфера. По сигналу RAS восстанавливается младший байт адреса и однократно по низкому уровню сигнала WE разрешается запись инф-ции в буфер. Данные от процессора по шине DO÷15 поступают в ГК. ГК проводит их обработку и передает на все 4 плоскости. На плоскости, которые замаскированы КС, сигнал CAS не подается. Выбор старшего или младшего байта данных с шины процессора опр. сигналы AO и BME. При передаче слов необходимо два цикла записи.

При считывании действия КС и ГК аналогичны. Сигнал считывания из буфера - SRCH - сразу для всех плоскостей. Внутренний мультиплексор ГК выбирает данные из одной и передает на шину данных процессора.



Контроллер синхронизации
КА 1343 BE1

$T = 5, 24, 40, 60, 78$
 $t_{cc} = 15, 32, 51, 69, 94$

Вход. шина адреса
от КЭЛТ, за два
такта передается
16 разрядов адреса

Вход. шина адреса
процессора

Н-растровой линии
сканирования знака-
коген-ра.

Вх. шина данных
плоск. 0 (код сим-
вола в А/ч, р-ме)

Бит переключ. N-знако-
ген-ра

Вх. шина данных
CULL

Разреш. перед ст.б. CULL
Строб чт. порта 66/выб
Строб запл в порт 66/выб
Строб чтения ОЗУ
Строб записи ОЗУ

Вх. сиг-л такт. шк.
Разреш. адреса ОЗУ от б.х
Носит. уст-ка

53	MA0	SYN	AO	54	Шина адреса плоскостей 0,1
55	MA3		1	52	
23	MA4		2	49	
:	:		3	42	
27	MA7		4	35	
			5	33	
			6	30	
			7	28	
77	A0		A1	58	Шина адреса плоскостей 2,3
74	A3		0	50	
8	A4		1	48	
9	A7		2	46	
73	A8		3	36	
70	A11		4	34	
10	A12		5	31	
43	A15		6	27	
92	A16		7	29	
62	RA0		EWR	42	Строби передачи ст.б. адреса плоскостей 0,1,2,3
66	RA1		0	39	
65	RA2		1	38	
64	RA3		2	37	
22	RA4		3	37	
18	MD0		RAS	43	Строби передачи м.б. адреса
19	MD1		CAS	44	
20	MD2			45	Строби передачи ст.б. адреса
63	MD3		WR	85	
62	MD4		CRD	47	Разрешение зап. в буфер
61	MD5			47	
59	MD6		REF	16	Строби заер-ки рег-радак.
21	MD7			16	
96	MD8			93	Строби заер-ки --- ГКиКА
			C1	84	
			C2	84	Текст. шина для инт-к. пе-рем. адреса в КЭЛТ и сдвига инт-чки в рег.ГКиК
			SL	89	
	DO		RD	91	Разреш. заер-ки рег. сдвига ГКиКА и отобр. на экране
	D1			91	
	D2		CWR	96	Разреш. вкл. данных ГКи
	D3			96	
			FOR	86	Запись дан. прог. в буфер
				86	
			RD1	108	Строби чт/зап в по-рты вв/выв
			WR1	106	
			RD2	101	
			WR2	103	
			RD3	105	
			WR3	104	
			RD4	82	
			WR4	107	
				98	Переключ. напр. передачи дан. (в ЦП или в адаптер)
			TFD	98	
			CON	79	Защ/счт инт-к. словес
			TD	79	
			COA	80	Послед. адресация
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
				79	
				80	
				98	
				99	
	</				

Контролер ЭЛТ КА 1843 ВГ2

	AD	СОКУ	MA	№
Шина передачи данных между ЦП и регистровым файлом ЭЛТ	25	<>	0	45
	24	0	1	44
	24	1	2	43
	23	2	4	42
	23	3	5	39
	19	4	6	38
	20	5	8	35
	18	6	9	34
Сиг-л выбора рег-ра 1-инд. рег, 0- рег. дан.	90	IO	12	31
	91	SE	13	26
	92	WR	14	28
	92	RD	15	29
	102	SR	0	66
	36	CLP	1	65
		C	2	64
	101	7	3	63
Сиг-л выбора рег-ра 1-инд. рег, 0- рег. дан.	72	2	4	62
	88	3	2	
	93	MO	SYN	103
	89	DCO	Y	23
			X	74
			E	75
			XE	79
			END	56
Сиг-л выбора рег-ра 1-инд. рег, 0- рег. дан.			MR	60
			PO	96
			IVE	13
			R	12
			FZ	

Вых. счётчика адреса памяти регистров. Акт. уровень - высокий

Вых. счётчика линий в строки. До 32 линий сканир-ния. Акт. уровень - высокий

Синхр-ция кадровой разв-ки. Синхр-ция строковой разв-ки. Сиг-л разреш. изобр. Сиг-л разреш. по вертикали. Акт-выс. BLANK. Сиг-л курсора cursor. Сиг-л подтёркивания. Сиг-л прерыв. в отобр-го хода. Сиг-л сброса прерывания. Сиг-л разрешения прер.

1 - 8, 22, 40, 76
Цес - 15, 30, 55, 94

Адаптер НМД (20 МБ)

- разработан на базе процессора ввода-вывода КМ1810 ВМ89 (8089), имеющего 2 канала ввода-вывода высокой пропускной способности. Для достижения такой производительности процессор работает в удалённой конфигурации. Структура адаптера состоит из 2 частей:

1 - Блок, управляющий передачей данных между ЭМ адаптера НМД и самим накопителем. Включает узел последовательно- и преобразования, буферные регистры ЧТ/ЗАП, 32-битовый генератор ЕСС (код контроля ошибок), узел формирования сиг-л записи, узел выделения данных, узел обнаружения ошибок, узел сопряжения с НМД.

2 - Блок, управляющий передачей данных, команд и состояний между ЦП и адаптером НМД. Включает программно доступные рег-ры данных (DIO), регистр состояния (SR), регистр типа НМД, дешифратор базового адреса и узел сопряжения с СМ.

Получив команды и данные через программно-доступные рег-ры, ЭМ адаптера НМД начинает выполнять операции. Передача выбранных блоков информации на диск происходит через буферную память, необходимую для согласования параметров передачи данных из НМД и СМ, а также для коррекции информации. При записи информации на диск создаётся код контроля ошибок, который приписывается в конец каждого поля идентификации сектора, и в каждое поле данных. При операциях считывания код контроля ошибок позволяет обнаружить любые пакеты ошибок длиной до 48 бит.


Процессор ввода-вывода KM 1810 BM89 (8089)

21	SR	A16/SAS	38 X
22	RA	A17/SAS	37 X
		A18/SAS	36 X
19	SYN	A19/SAS	35 X
		BY	34 X
	<>	INR1	17 X
25	RQE	INR2	18 X
	(RQ/GT)	DE	29 X
23	CA	S2	28 X
24	SE	S1	27 X
		S0	26 X
31	RQ1		
30	RQ2	AD<>	16
		0	15
33	EXT1	1	14
32	EXT2	2	13
		3	12
		4	11
		5	10
1	* GND	6	9
20	* GND	7	8
		8	7
		9	6
		10	5
40	* UCC	11	4
		12	3
		13	2
		14	1
		15	39

N выв.	Обозн.	Назначение выводов
16 ÷ 2, 39	AD15 ÷ ADC	Вх/вых для формирования адреса и передачи данных. Функция линий задается сиг-ни 50 ÷ 52. Линии AD15 ÷ AD8 могут мультиплексироваться с данными при пересылках кода 16-битового физического шина данных.
35 ÷ 38	A19/S6 ÷ A16/S3	- Вых для формирования 4 старших разрядов адреса и сиг-в состояний: S3=1 - работает канал 2, =0 - --- 1 S4=1 - канал ПДП, =0 - канал без ПДП S5=S6=1 - ПДП - пересылка.
34	BY (BHE)	=0 - разрешение старшего байта шина данных =1 - разрешение младшего байта шина данных
28 ÷ 26	52 ÷ 50	Вывх: коды состояния процессора: 52 51 50 = 000 - выборка команд из адресного простран-ва ВВ/Вхв 001 - чт. данных из --- 010 - зап. данных в --- 100 - выборка команд из { простран-ва адр. 101 - чт. данных из --- 110 - зап. данных в --- 111 - пассивное состояние 011 - не используется Сиг-ла форми-та в такте T4 предыд. цикла, опр начало нового. В такте T3 или T4 - сиг-в в пассивном состоянии.
22	RA (READY)	Вх сиг-л готовности от адресуемого уст-ва, оповещения о пересылке данных
29	DE (LOCK)	Вых. сиг-л блокировки шл, подается на вы- арбитра шлн K1810 ВБ89 в многопроцесс. ф.
21	SR (RESET)	Сброс, → пассивен процессор до шл-ла запроса гот-ти к-ла (CA)
19	SYN (CLK)	Вх подлин синхронизации от K1810 РР24.
23	CA	Вх запроса гот-ти к-ла от ЦП
24	SE (SEL)	Вх опр старшинства проц-в, нач. инициализации. При поступлении CA опр. N канала
31, 30	RQ1, RQ2	Вх запросов ПДП от ВУ.
25	RQE (RQ/GT)	Вх/вых сиг-л для арбитража между 2 ПДП в удал. к-л
17, 18	INR1, INR2	Вых сиг-лы запросов прерываний от к-в 1, 2
33, 32	EXT1, EXT2	Вх сиг-в окончания ПДП для к-в 1, 2.

Внутренняя структура ПВВ подчинена его основному назначению - выполнять пересылки данных без вмешательства ЦП, который связывается с ПВВ только для инициализации и выдачи задания на обработку. В обоих случаях ЦП предварительно готовит необходимое сообщение в памяти и затем с помощью запроса сиг-ла готовности к-ла активизирует ПВВ на выполнение действий, определённых в сообщении. С этого момента ПВВ работает независимо от ЦП. В процессе выполнения задания или по его завершении ПВВ может связаться с ЦП с помощью сиг-ла запроса прерывания.

Процессор может обращаться к памяти и устройству вв/выв, размещённым в ξ пространстве адресов емкостью 1 Мб или в пространстве вв/выв емкостью 64 Кб. Хотя он располагает 1 физической линией данных, удобно представить, что в ξ пространство он обращается по шине данных, а в пространство вв/выв - по шине вв/выв. Различие между ними в том, что шина упр-та сиг-ли 47/зап в память, а шина вв - 47/зап в УВВ.




Общие УУ координирует работу ξ узлов процессора. Все операции выполняются внутренними циклами. Общие УУ указывает, какой ξ узел выполняет очередной внутренний цикл. Так же оно осуществляет нач. инициализацию ПВВ.

АЛУ выполняет ариф. операции над 8- и 16-битовыми двоичными числами, результатом может быть 20-битовое число.


Регистры сборки-разборки используются для скорости пересылки. Например, при ПАП-пересылке ~~бывает~~ из 8-бит. УВВ в 16-бит. памяти ПВВ прикидывает 2 байта и, собирает их в слово, экономя циклы шин.

Очередь команд Φ производительность ПВВ при выборке из памяти. Команды выбираются из памяти словами, размер очереди в 1 байт позволяет хранить и быстро извлекать не более следующей команды.



Блок шинного интерфейса осуществляет упр-е и опр. циклы шин, связанные с выборкой команд и пересылкой данных между ПВВ и памятью или УВВ. Каждое обращение к шине связано с битом рег-ра TAB - этикетка, указывающему простран-во адресов (ξ или вв/выв), к которому относится обращение. Биты выставляют тип цикла шины в коде на вых. 50-52.

Адистер НМД



Команды адаптера НМД

Команды поступают из Э в адаптер в следующем формате:

Бит	7	6	5	4	3	2	1	0
Байт	Класс				Код операции			
0	Класс				Код операции			
1	Накопитель				N головки			
2	Цилиндр				N сектора			
3	Цилиндр (мл. биты)							
4	Кол-во блоков/чередование							
5	Управление							

Байт 0 - код команды.

Класс команды: 0 - 14 команд
7 - 5 команд } → код команды

Байт 1 -

Накопитель - опр N НМД (соотв. перем. на НМД)

0 - НМД 0

1 - НМД 1

2 ÷ 7 - ошибка 2 типа → код 1 (недейств. адрес накоп.)

Цилиндр (ст. б) - опр 2 старших бита N цилиндра (мл. б) - - - - - 8 мл. б. - - - -

Кол-во блоков - число секторов для передачи.

≤ 0 - передача 256 секторов

≥ 1 - передача 1 сектора.

Чередование - опр чередование секторов в от команд форматирования.

Управление -

7	6	5	4	3	2	1	0
Э	В	Л	Э	В	Л	Э	В

ЭВЛ - запрет повторения команды (Повторение происходит из-за ошибок:

- поиска

- записи не найдена

- некорректируемая ошибка зап.

- корректируемая - - -

- отсутствие адресного маркера

- отсутствие идентификатора ~~адресного маркера~~

- ошибка ECC в бите идентификатора

ЭПЧ - запрет повторного чтения, уст-та во т операции чтения - повторение до приятия ECC


0 ÷ 2 - время шага 13 нкс ± 3 нс / шаг

Организация данных на НМД

Расположение секторов на дорожке

Логический N сектора опр во т форматирования и с некоторой кратностью отличается от физического.

Это повышает производительность фдсп-тера при за/чт последовательных секторов во т 1 оборота диска. Кратность является параметром, который задается при форматировании диска.



Обозначение	Содержание	Размер, байт	
АМ ИНТ1	Адресный маркер Заполнен ф	4 9÷12	
И- поле	СИНХ1	Синхробайт	1
	ИНТ2	Заполнен ф	2
	СРВ	Байт для сравнения	1
	ЦИЛС	Ст. байт N цилиндра	1
	ЦИАМ	мл. —————	1
	ГЛВ	N головки	1
	СЕК	N сектора	1
	ФЛАГ	Байт флажков	1
МУЛ	Байт ф	1	
ЕСС	код обнаружения и коррекции ошибки	4	
ИНТ3	Заполнен ф	16	
И- поле	СИНХ2	Синхробайт	1
	ИНТ4	Заполнен ф	2
	ЕСС	код обнаружения и коррекции ошибки	5/12
	ЕСС	код обнаружения и коррекции ошибки	4
ИНТ5	Заполнен ф	43	

Идентификационное поле (И поле) содержит интр-цию, необходимую для доступа к данным.

Интервал ИНТ1 обеспечивает t для подготовки адаптера к зр/чт данного сектора после обнаружения адресного маркера. Байт СИНХ1 служит для синхр-ции считываемых битов в 44 (аналогично СИНХ2)

Интервал ИНТ2 обеспечивает t для подготовки адаптера для чт. интр-ции И-поля (аналогично ИНТ4)

СРВ - const значение, используется для проверки правильности чтения И-поля

ЦИЛС, ЦИАМ, ГЛВ, СЕК - адрес сектора

Байт флажков ФЛАГ содержит интр-цию о кач-ве сектора (дефектный), а также для другой служебной информации.

Код обнаружения и коррекции ошибки ЕСС записывается однократно при каждой новой записи соотв. ИИД поля. Восстановление ЕСС производится с помощью полинома степени 32,

ИНТ3 - служит для обеспечения t 44 при регистрации правильности считывания И-поля и подготовки логики 44 для след. И-поля.

ИНТ5 - межсекторный - во t которого происходит подготовка логики адаптера для обнаружения АМ следующего сектора.